模块名deshake 几乎每行都有注释 易于移植调用~

verilog写的频率计源程序，很简单。

用verilog写得basys2的弹珠小游戏

实测亲测xilinx fpga uart 串口rs232例子实例工程，ISE打包工程，不出错发送接收数据测试，无状态机，节省资源3根线串口，可以学习rs232串口和倍频ip core用法，字节编写，用verilog编写 基于一个xilinx的学习板子，具体io配置请看工程，测试内容内容是 pc 用 uart rs232发一个字节到fpga，fpga收到之后马上把字节加1发回给pc，uart的波特率是50m时钟，用到了ise的pll倍频，可以学习pll用法，uart 的 verilog 代码没有用到状态机，只用到txd，rxd，gnd这3根最基本的串口通讯线，极大的简化了fpga资源。整个工程打包，方便大家下载到之后可以马上用，相信对初学xilinx fpga 或者 ip cone用法的初学者来说，学习很用帮助。

用altera的CYClone系列的fpga，verilog写的代码，可以分离出LCD显示字符和变量（频率值）的程序，用的是AD9226,12位AD，可以精确测量，经调试可测频率高达100MHZ，误差小于0.01.

verilog写的8位加法器，测试可用，完整程序，立马验证

用verilog写得一个实现双口ram功能的模块，文件含整个工程，含modelsim仿真文件，方便大家理解。

直接用pll写的一个5倍时钟的倍频器，用modelsim已经验证好。

使用Verilog 写 RISC CPU 资料和代码，内容广，是CPU设计的备之作

做毕业设计的时候写的MSK调制器的VERILOG程序