自己实现的维特比译码
我附上所有文件，首先运行convolve, 再跑show_ber即可
2021-06-12 19:04:36
2KB
1
2,1,7卷积码的viterbi译码算法的FPGA实现,内容详细,而且附带源代码
2021-06-04 17:25:19
1.59MB
1
（2,1,3）卷积码的维特比译码器，使用VHDL硬件描述语言，在Altera公司的Quartus II开发环境下实现的。里面是完整的工程，打开就能运行，给输入序列就能实现译码。具有一定的纠错性能。
2021-05-19 16:46:42
2.36MB
1
卷积码是一种性能优越的信道编码，它的编码器和解码器都比较易于实现，同时还具有较强的纠错能力，这使得它的使用越来越广泛。
2021-05-14 22:47:05
2KB
1
现有的定位算法只表现了目标的静态位置特征, 不能较好地在目标移动情况下跟踪获取目标的运行行为轨迹。针对这一问题, 设计了一种基于隐马尔可夫模型的目标轨迹跟踪算法。该算法根据小区覆盖范围内的地理位置信息和目标用户的移动速度, 建立隐马尔可夫模型; 然后, 基于维特比译码算法对最佳路径和最佳状态概率进行最优化求解, 实现对目标轨迹的跟踪。仿真结果表明, 该算法可以在基站小区分辨率下精确地获取目标轨迹。
2021-05-13 14:16:35
988KB
1
2,1,7卷积码的viterbi译码算法的FPGA实现,内容详细,而且附带源代码 2,1,7卷积码的viterbi译码算法的FPGA实现,内容详细,而且附带源代码
2021-04-09 19:01:57
1.59MB
1
信息论课程的一套代码，附有详细的每一部分的代码说明文档。卷积编码采用自己写的代码，完成了217和319码。在MATLAB2016b环境下编译通过
2021-04-06 20:35:37
1.01MB
1