16位ALU 该设计使用Nexys-4 DDR板实现了16位ALU。 ALU可以执行ADD，MULTIPLY，SUBTRACT和RIGHT SHIFT LOGICAL运算。 设计中编入了两个数字，用户使用Nexys-4 DDR板上的开关选择ALU操作。 内容 .xdc约束文件，verilog文件和PDF报告以及ASM-D图表，示意图和仿真结果。

一种可配置的CNN协加速器的FPGA实现方法

在双目立体相机中，利用图像处理计算场景深度信息是一项关键技术。通过研究立体视觉图像匹配原理，提出一种基于FPGA的立体图像实时匹配算法的实现方法。该算法以 Census变换为基础借助于像素在邻域中灰度相对值的排序进行相似度比较，来实现区域立体匹配；在左右一致性约束下采用多窗口相关匹配方法改善深度不连续图像的匹配质量，提高匹配准确度。利用FPGA流水线和并行处理技术实现了双目立体相机的实时图像匹配。结果表明，该图像匹配结构具有较高的吞吐率和处理速度，可以工作在97.3 MHz频率下实现1024×1024灰度

甘地大学电子专业Ray Ranjan Varghese设计的FPGA实现FFT，采用的是单精度的浮点，采用IEEE745格式的浮点+ROM RAM的方式成功实现FFT，含有设计报告和设计源代码，并有测试文件，真的很不错。

针对软件无线电接收机数字下变频中高速数字信号的降采样需求，利用半带滤波器及级联积分梳状滤波器，设计了一种半带滤波器前置的多级抽取滤波器架构。通过Simulink搭建系统模型验证之后，利用Xilinx ISE 12.3在Xilinx xc5vsx95t-2ff1136 FPGA上实现了一种下采样率为64的抽取滤波器。Modelsim仿真结果表明，该抽取滤波器设计是有效的，达到了设计指标。

运用DDS原理，进行任意波形发生器的设计，使得任意波形发生器兼顾DDS的优点。设计中通过实现DDS模块与单片机接口的控制部分将频率控制字由单片输入到输入寄存器模块，由相位累加器模块对输入频率控制字进行累加运算，输出作为双口RAM的读地址线，读数据线上即输出了波形幅度量化数据。其中双口RAM的内容由单片机进行更新，从而实现任意波形的发生。本设计中的相位累加器采用了8级流水线结构借助前5级的超前进位的方法，使得编译的最高工作频率由317.97 MHz提高到336.7 MHz， 实现了任意波形的发生，节约了成本，提高了开发周期，具有可行性。

主要介绍了CIC滤波器的原理及FPGA实现，详细原理与verilog实现代码，适合初学者更快上手学习

自适应阈值FAST特征点检测算法的FPGA实现.pdf

使用case展开的sha256 fpga实现，简单易懂。仿真时，只需要将拼凑好的数据输入即可。

基于VGG Simple手写体数字识别的研究与FPGA实现 vivado的工程 大家自行学习