VERILOG实现的 超前进位加减法器 速度较快

用veriolg实现16级流水线结构的cordic加速器，该加速器可求出正弦，余弦值。文件中采用了两种测试机制。一种是从外部读取测试向量；另一种是用循环扫描的方式测试。测试结果都已文件的形式输出，并且在控制台上打印。

XY路由verilog实现

项目介绍 硬件平台:无 软件平台：Quartusii18.1+Modelsim-Altera 功能定义 实现直方图均衡化算法 详细要求 分辨率最大支持640*480，且分辨率可设置； 输入和输出位宽为8bits（灰度图）； Avalon-ST裸流视频接口； 功能展示链接：http://code.fpgadz.com/2020/12/03/f0018/

使用verilog语言对sm4分组密码进行编写，带有仿真测试文件。

算法中小数部分到底该如何处理（定点化处理，注意精度问题） 如果求出插值公式中的系数，以及周围四个点的坐标 求出四个点之后，为加快速度，如何将四个点的像素值同时读出

verilog 实现按键检测

verilog实现自动售货机，包含testbench文件，可仿真

DDR3控制器的SystemVerilog实现 这是一个小组项目。 该控制器通过符合Micro数据手册规格的状态机结构通过Verilog实现，并连接到预定义的DDR3存储器。 通过专门的测试平台可以成功进行设计验证，并通过SystemVerilog接口将其连接到提供的AHB。 top.sv顶部模块 ddr3_controller.sv ddr3内存控制器 st_defs.svh ddr3_controller.sv的参数，控制器状态 intf.sv连接ddr3_controller.sv和ddr3.v的接口 ddr3.v给定的ddr3内存 1024Mb_ddr3_parameters.vh ddr3.v的给定参数 sg093.v ddr3.v的给定参数 defs.svh ddr3.v的给定参数

1.领域：FPGA，HDMI视频传输接口 2.内容：在vivado2019.2平台中通过Verilog实现HDMI视频传输接口+操作视频 3.用处：用于HDMI视频传输接口编程学习 4.指向人群：本科，硕士，博士等教研使用 5.运行注意事项： 使用vivado2019.2或者更高版本测试，用软件打开FPGA工程，然后参考提供的操作录像视频跟着操作。 工程路径必须是英文，不能中文。