提出了一种基于FPGA的星载图像实时处理系统,系统包括星载图像接收、SDRAM缓存、数据下传和CPU接口控制,并对整个系统做了可靠性设计。该系统硬件平台包括相机LVDS接收芯片、SDRAM缓存电路、FPGA、CPU和卫星LVDS发送芯片。该系统在目标跟踪和图像压缩等实际卫星项目中得到了验证,具有实时处理、占用资源小、可靠性高等特点。
1
DDR SDRAM控制器verilog代码.7z
2021-01-28 00:46:43 428KB DDRSDRAM控制器veri
DDR SDRAM控制器参考设计VHDL代码.7z
2021-01-28 00:28:54 755KB DDRSDRAM控制器参考设计
SDRAM一直是FPGA控制的一个难题。本文章描述了基于FPGA的SDRAM控制器的设计过程。
2020-01-03 11:28:11 665KB FPGA SDRAM
1
《SDRAM那些事儿》第一季-轻松设计SDRAM控制器《SDRAM那些事儿》第一季-轻松设计SDRAM控制器
2019-12-21 20:54:20 7.39MB sdram
1
基于verilog编写的DDR SDRAM控制器
2019-12-21 20:19:57 121KB DDR SDRAM FPGA verilog
1
用Verilog写的sdram控制器 经过测试 好用的sdram控制模块
2019-12-21 20:00:26 2.69MB sdram verilog
1
讲解 sdram 的工作原理,以及使用 verilog HDL 语言描述 sdram控制器,其中包括 sdram 的初始化、刷新、读和写。 FPGA 自带的内部存储空间非常的有限,当需要存储大量数据时,一般是借助于外围的存储设备, sdram 就是常用的存储设备之一,因为掌握 sdram 的内部工作原理,以及描述 sdram 控制器是 FPGA 工程师需要掌握的基本技能。
2019-12-21 19:47:03 642KB DDR3 SDRAM FPGA
1
DDR2+SDRAM控制器的设计与验证,研究实现操作简便、带宽高的DDR2C设计方法。主要内容包括如何简化对DDR2 SDRAM的操作和最大限度的提高DDR2接口的带宽。
2019-12-21 19:42:49 2.47MB DDR2控制器
1
基于verilog语言实现的SDRAM控制器设计(含源代码)
2019-12-21 19:24:04 4.14MB SDRAM控制器 verilog FPGA
1