JESD79-4C:DDR4 SDRAM Standard(DDR4标准)-最新完整版-带详细标签(265页) 全网带最详细书签版。。。完整英文电子版 JEDEC JESD79-4C ,带最详细书签。本文档定义了 DDR4 标准,包括特性、功能、交流和直流特性、封装和球/信号分配。 本规范的目的是为具有一个或两个通道的符合 JEDEC 标准的每通道 16 位 SDRAM 设备定义一组最低要求。 LPDDR4 双通道器件密度范围为 4 Gb 至 32 Gb,单通道密度范围为 2 Gb 至 16 Gb。 本文档使用以下标准创建:DDR2 (JESD79-2)、DDR3 (JESD79-3)、DDR4 (JESD79-4)、LPDDR (JESD209)、LPDDR2(JESD209-2) 和 LPDDR3 (JESD209-3) .
2022-10-18 14:09:20 8.05MB DDR4 SDRAM 嵌入式 JESD79
[例程]正点原子F429 移植LittleVGL 8.2(4.3寸RGB 800480,SDRAM双缓冲区,有触摸)
2022-09-22 10:22:37 27.9MB stm32 单片机 arm 嵌入式硬件
1
在本实验中,我们通过读写 SDRAM 里的 512 个数据来为大家演示整个 SDRAM 的上电 操作,刷新,预充电和burst读写的操作
2022-09-22 09:00:25 2.68MB modellss sdram shutfi3 verilog
基于FPGA的SDRAM测试,Altera公司FPGA程序
2022-09-15 13:01:54 14.05MB fpga_sdram sdram__fpga sdram测试 fpga
含两文档:1.SDRAM原理详解 2.三星SDRAM操作手册 两文档结合看,事半功倍
2022-09-15 10:22:02 1.93MB SDRAM 内存 原理 详解
1
FPGA上实现SDRAM初始化及控制源程序
2022-09-14 22:01:19 4.8MB sdram_fpga
镁光ddr2_1024Mb的verilog modelsim仿真模型,测试可用直接运行do文件即可
2022-08-19 00:33:49 37KB ddr2 modelsim verilog sdram
1
DDR4 SDRAM Unbuffered DIMM Design Specification JEDEC DDR4 UDIMM设计规范标准文档。
2022-08-11 14:39:08 1.48MB DDR4 DIMM 标准
1
DDR SDRAM控制器参考设计VHDL代码
2022-08-06 21:46:23 990KB DDR
1