行业-电子政务-极性比对方波交流TIg-MIG复合焊接电弧物理特性及熔滴过渡影响的研究.zip

写了简单的DDR3的MIG接口仲裁仿真工程，供初学者学习使用

XILINX DDR4 SDRAM（MIG）笔记1(基于VU250 board)https://blog.csdn.net/linpeng_9527/article/details/105451043 XILINX DDR4 SDRAM（MIG）笔记2(基于VU9P FPGA)https://blog.csdn.net/linpeng_9527/article/details/105596704 一句话：使用以下配置，保证你的IP直接上板能work，不用仿真！！！欢迎点赞 FPGA型号：Xilinx VU250 board IP版本：V2.2 数据手册：https://www.xilinx.c

xilinx mig3.5的测试程序基于virtex5

搭配自定义的通用用户接口，用户层完全不管AXI背后的实现逻辑，就可以实现大数据量的传输，用户视频领域，还能实现I/P帧转换

近期学习使用Verilog编写DDR3接口的读写测试，在编写过程中遇到许多问题，最终还是功夫不负，实现了DDR3数据写入和数据读取功能。这是完整的工程文件，可以直接进行仿真测试。

FPGA实现MIG控制器AXI接口设计，实现DDR突发传输，调试OK，适用于大项目中DDR控制使用。

Xilinx官方文档，讲的是UltraScale系列FPGA的存储器IPcore。主要有DDR3/DDR4,LPDDR3,QDR等存储器接口控制协议IPcore，相似于老版本vivado或ISE的MIG(Memory Interface Generator)，此文档的IPcore讲的IPcore本质上也是MIG

基于7series FPGA利用MIG核调用DDR读写的例程，有仿真和说明

02_Artix FPGA DDR控制器MIG使用(AXI4)(MA703FA-35T)20190401.pdf 02_Artix FPGA DDR控制器MIG使用(AXI4)(MA703FA-35T)20190401.pdf