搜索【FPGA/CPLD】的结果

本文讲述如何用逻辑语言来实现SPI master接口，代码风格比较规范，给初学者参考

2022-03-09 10:54:52 484KB Verilog SPI接口 FPGA/CPLD

1

Altera公司的FPGA/CPLD器件-EDA verilog课件

Altera公司的FPGA/CPLD器件 1. Stratix II 系列FPGA 2. Stratix系列FPGA 3. ACEX系列FPGA 4. FLEX系列FPGA 5. MAX系列CPLD 6. Cyclone系列FPGA低成本FPGA 7. Cyclone II系列FPGA 8. MAX II系列器件 9. Altera宏功能块及IP核

2022-02-25 10:38:47 1.57MB DEA verilog

1

《FPGACPLD设计工具──Xilinx ISE使用详解》.pdf

FPGACPLD设计工具──Xilinx ISE使用详解

2022-02-15 08:53:53 15.69MB FPGA CPLD Xilinx ISE

1

xilinx+ise+9.x+fpga+cpld设计指南

经典！太大了，分成三个文件供大家下载。希望大家喜欢

2022-02-15 08:52:16 28.61MB xilinx ise 9.x fpga

1

CPLD和FPGA开发流程及其开发工具介绍.txt

想开发CPLD简单的门逻辑的新手可以参考该文件的流程，与开发单片机应用是不一样的。只是简单的介绍了开发流程，哪个阶段要使用什么样的软件（工具），这个工具是用来实现什么目的的。

2022-01-18 13:02:30 2KB FPGA CPLD

1

Lattic CPLD在线升级代码

适用于使用Lattic公司的CPLD进行模拟JTAG接口输入输出进行在线升级CPLD。

2022-01-18 08:49:00 11KB jtag fpga/cpld

1

xilinx hls介绍中文版 UG998-vivado-intro-fpga-design-hls

使用hls编程fpga参考资料

2022-01-18 02:37:04 1.39MB fpga fpga/cpld

1

FPGA 下载工具软件

CPLD 发FPGA 的下载工具软件，找了好久找到的，不是那个很大的包，方便生产用

2021-12-29 09:10:08 129.66MB FPGA CPLD ISP

1

基于Quartus Ⅱ软件实现16位CPU的设计方案

CPU是广泛使用的串行数据通讯电路。本设计包含发送器、接收器和波特率发生器。设计应用EDA技术，基于FPGA/CPLD器件设计与实现CPU。本文利用Quartus Ⅱ软件仿真环境，基于FPGA(现场可编程门阵列)／CPLD(复杂可编程逻辑器件)设计与实现16位CPU的设计方案。

2021-12-28 15:08:36 358KB QUARTUS Ⅱ FPGA/CPLD CPU

1

slave_serial.c

微处理器配置FPGA程序启动的slave serial mode的例程代码

2021-12-27 20:06:29 10KB fpga/cpld 远程更新 slaveserialmod

个人信息

热门下载

最新下载

其他资源