This annex describes the serial presence detect (SPD) values for all DDR4 modules. The SPD data provides critical information about all modules on the memory channel and is intended to be use by the system's BIOS in order to properly initialize and optimize the system memory channels. The storage capacity of the SPD EEPROMs is limited, so a number of techniques are employed to optimize the use of these bytes, including overlays and run length limited coding. All unused entries will be coded as 0

JESD79-4Cz最新标准。本文档定义了 DDR4 SDRAM 规范，包括特性、功能、交流和直流特性、封装和球/信号分配。本标准的目的是为 x4、x8 和 x16 DDR4 SDRAM 设备定义符合 JEDEC 的 2 Gb 到 16 Gb 的最低要求。该标准是根据 DDR3 标准 (JESD79-3) 以及 DDR 和 DDR2 标准 (JESD79、JESD79-2) 的某些方面创建的。

JEDEC 收费，标准文档不好找，供大家参考下载 This document defines the DDR4 SDRAM specification, including features, functionalities, AC and DC characteristics, packages, and ball/signal assignments.

DDR4 规范 revB

Xilinx pg150-ultrascale-memory-ip官方文档，可参考DDR3，DDR4得相关设计说明及时序，有助于对DDR得理解。

1、FPGA --- XILINX ； 2、DDR4 ---MT40A512M16； 3、DDR4读写测试已经验证完成，功能正常。 4、开发环境：vivado18.3;

DDR4 X4/X8颗粒 IBIS仿真模型,用于信号完整性仿真

JESD79-4C：2020 DDR4 SDRAM Standard

DDR4 修改器可修改日期，频率 颗粒等等参数。烧录王DDR4烧录王软件V31_中文版

JEDEC STANDARD DDR4协议文件及相关芯片手册MT40A2G4PM-083E Datasheet K4A4G045WD Datasheet，请按需下载，介绍了DDR3SDRAM相关使用规范，时序规范以及相关使用状态介绍