数字下变频器(Digital Down-Converter,DDC)是宽带数字接收机的重要组成部分,本文基于FPGA芯片Stratix II EP2S60F672C4设计了一个适用于宽带数字接收机的带宽可变的数字下变频器(VB-DDC)。该VB-DDC结合了传统数字下变频结构与多相滤波结构的优点,实现了对输入中频信号的高效高速处理,同时可以在较大范围内对信号处理带宽进行灵活配置。硬件调试结果验证了本设计的有效性。
8GS_s_14bit_RF_DAC中数字上变频器的ASIC实现_汪旭兴.pdf
基于高速采样的实时DDC架构技术_吴晓晔.pdf
基于FPGA的磁共振接收机数字下变频设计_赵超.pdf
数字变频链路中多采样率滤波器研究_刘晟.pdf
数字中频实现技术研究_尹未秋.caj
An Economical TDM Design of Multichannel Digital DownConverter.caj
Compressed sensi_省略_eband ISAR radar_HOU QingKai.pdf
DUC的FPGA实现及在EDGE_QAM中的应用_王涛.pdf
farley2018.pdf
hatai2015.pdf
motta2019.pdf
New method to im_省略_ in radar system_.pdf