DFT的matlab源代码ZYBO
zynq的I2S控制IP
这是具有AXI-I
/
F的I2S控制IP。
该存储库中包含一个实现示例。
该实现是一个简单的自动点唱机应用程序，具有使用我的DFT（离散傅立叶变换）IP的音频频谱分析仪。
I2S控制IP旨在与Xilinx
Zynq-FPGA一起使用，但也将在其他FPGA器件中使用。
2022-05-16 16:48:00
133.15MB
1
APB总线转SPI接口模块SV代码以及AXI总线转SPI接口模块SV代码
2022-05-13 18:15:17
26KB
本文介绍了基于ZynqSoC的PMSM驱动控制系统，该控制系统使用ARM和FPGA相结合的形式实现了高性能、高集成度的控制算法。本系统中FPGA部分实现了计算并行度高、计算性能要求高的PMSM电流环矢量控制算法，ARM部分实现了可移植性强、算法种类多的速度控制算法、位置控制算法等。
2022-05-11 19:11:47
92KB
1
直接存储器访问(AXIDMA)内核是一个软XilinxIP内核，可与Xilinx Vivado DesignSuite一起使用。AXI DMA在内存和AXI4‑Stream目标外设之间提供高带宽直接内存访问。其可选的分散/收集功能还可以从中央处理器(CPU)卸载数据移动任务。
2022-04-17 13:07:00
5.61MB
1
中央直接存储器访问(CDMA)内核是一个软Xilinx知识产权(IP)内核，可与VivadoDesignSuite一起使用。AXI CDMA使用AXI4协议在内存映射的源地址和内存映射的目标地址之间提供高带宽直接内存访问(DMA)。可选的ScatterGather(SG)功能可用于从系统CPU卸载控制和排序任务。通过适用于XilinxMicroBlaze的AXI4‑Lite从接口访问初始化、状态和控制寄存器
2022-04-17 13:06:59
3.37MB
1
应用MicroBlaze软核作为CPU的硬件平台，在此平台上设计了基于AXI总线的通用实时时钟IP核。给出了创建IP核的过程和导入IP核的方法。介绍了实时时钟的IP核结构，给出了IP核的结构框图。介绍了实时时钟的原理，给出了实时时钟各个模块的核心代码。
2022-04-11 19:14:08
88KB
1