启星·IP项目实践:AHB-SRAM设计与验证 (AMBA 2.0 AHB 可以写入简历)
2022-04-17 11:29:10 59KB AHB_SRAM IP项目 AMBA 启星
1
能够将SRAM存储器挂载到32位AHB总线,实现CPU、DMA等模块,对任意大小的SRAM的读写访问控制。
2022-04-12 20:48:48 119KB 32位AHB总线的memctl
1
基于AHB总线的SRAM控制器,包含SRAM模型文件 https://blog.csdn.net/zgezi/article/details/106958725#comments_20579664
2022-04-06 02:40:15 11KB sram AHB Verilog
1
AHB总线控制master部分,是一种先进的总线标准,应用广泛
2022-04-05 20:48:32 4KB AHB
1
在可配置AES_128_192_256基础上加AHB 接口,内含测试代码,仿真文件,spec。 欢迎交流
2022-04-03 21:37:55 827KB AES_128 AES_192 AES_256 AHB
1
摘要:为了在嵌入式系统设计中实现对SDRAM存储器的访问,本文提出了一种基于AMBA-AHB总线规范的SDRAM控制器设计方案。方案首先简要介绍了AMBA总线规范,然后在完成整个存储控制器的整体框架设计的基础上给出了SDRAM控制器的实现原理以及详细的子模块划分。整个控制器的设计已用Verilog HDL语言实现并通过了Modelsim仿真和FPGA验证。仿真结果表明所设计的控制器符合SDRAM内部指令操作,并且满足了严格的时序要求。   0 引言   随着大规模集成电路和高速、低功耗、高密度存储技术的发展,SDRAM动态存储器因容量大、速度快、价格低廉等优点,现已成为PC内存的主流。然而
1
AHB仿真用,用于ic设计人员初学ahb 协议,很有帮助!!
2022-01-07 19:01:57 6KB ahb
1
AHB-SystemVerilog 这是 AHB 巴士
2022-01-05 18:17:47 797KB SystemVerilog
1
AHB总线的官方手册。其中包括接口说明,接口时序。也看过翻译过来的中文版的,感觉中文版的有很多错误以及不清楚的地方,所以传一个官方的。
2021-12-22 11:02:00 1.82MB datasheet AMBA AHB
1
ahb to wishbone bus. no burst operation. verilog source code.
2021-12-14 17:16:17 10.14MB ahb wishbone verilog
1