基于STM32的AD9854的驱动函数,在正点原子mini板上实现,AD9854模块基本通用,可供参考

用DDS AD9854产生各种波形程序集.doc

这是使用AD9854并行接口编写的驱动程序，实现了AD9854的所有功能，包括设置频率，设置相位，设置幅度，扫频，FSK，BPSK，三角波输出

AD9854驱动（f103c8t6）仅供参考。AD9854 数字频率合成器是一款高度集成的套件，该套件使用高级 DDS 技术，外加两个内部高速、高性能正交 DAC，构成可数字化编程的 I 和 Q 频率合成器功能。在以精确时钟源为基准时，AD9854 可生成高度稳定的频率、相位和幅度可编程正弦和余弦输出，在通信、雷达和许多其他应用中用作捷变 LO。AD9854 的创新型高速 DDS 内核提供 48 位频率分辨率（使用 300 MHz SYSCLK 时，调谐分辨率为 1 μHz）。为相位-幅度转换保持 16 位分辨率可确保出色的无杂散动态范围 (SFDR)。 AD9854 的电路架构允许以高达 150 MHz 的频率生成同步正交输出信号，并且能够以高达每秒 1 亿次的新频率对这些输出信号进行数字化调谐。对于捷变时钟发生器应用，可以通过内部比较器将（外部滤波的）正弦波输出转换为方波。此套件提供两个 14 位相位寄存器和单个引脚用于 BPSK 操作。 对于更高阶的 PSK 操作，可以将 I/O 接口用于相变。12 位 I 和 Q DAC 与创新型 DDS 架构结合后，可以提供出色的宽带和窄带输出 SFDR。如果不需要正交功能，则还可以将 Q DAC 配置为用户可编程的控制 DAC。在配置有比较器的情况下，12 位控制 DAC 有助于在高速时钟发生器应用中实现静态占空比控制。 两个 12 位数字倍频器允许对正交输出进行可编程幅度调制、开/关输出形状调整键控和精密幅度控制。还包括线性调频功能，以促进实现宽带宽扫频应用。AD9854 的可编程 4× 至 20× REFCLK 倍频器电路可在内部从较低频率的外部基准时钟生成 300 MHz 的系统时钟。这可省去用户实施 300 MHz 系统时钟源的费用和困难。 直接 300 MHz 时钟还适应单端或差分输入。支持斜升 FSK 的单引脚传统 FSK 和增强频谱质量。AD9854 使用高级 0.35 µm CMOS 技术，在使用单一 3.3 V 电源的情况下提供高级功能。 AD9854 与 AD9852 单信号音频率合成器之间具有引脚兼容性。它可在 −40°C 至 +85°C 的扩展工业温度范围内工作。

2013电赛ad9854的资料+程序+9854的电路原理图，分享给大家。 FPGA测试程序(Altera)； FPGA测试程序(Xilinx)； 单片机测试程序(AVR_M128)； 单片机测试程序(C8051f020)； 单片机测试程序(MSP430)。

包含了DDS之AD9854的中文资料，电路图以及各种配套的测试程序，

所用器件: STM32F407ZTG1 AD98541 THS30952 AD8352 THS45512 简介: 本作品是基于零中频正交解调原理的简易频率特性测试仪，用于测试网络的幅频特性和相频特性。 总体框图 采用DDS芯片AD9854及STM32单片机作为控制单元产生扫频信号，辅以按键控制实现1MHz-40MHz，最小步进100KHz范围内的连续扫频输出和点频测量。RLC串联谐振电路用作被测网络。经AD835乘法器和低通滤波器得到同相分量和正交分量的直流信号，ADC转换送入单片机，在单片机内进行数据处理，计算得到相位和幅度，通过液晶显示幅频特性和相频特性曲线。 系统总体框图如图1所示: 1.正交信号源设计 正交信号源选择了DDS芯片AD9854，具体实现电路见图2。对AD9854进行编程控制，使之输出两路幅度相同并且正交的信号，然后对输出信号进行滤波，使得正弦波变得更加平滑，滤波之后再把输出峰峰值为512mV的信号放大2倍到1.24V。 AD9854电路图 2.乘法器电路设计 题目要求输入信号的频率为1MHz～40MHz，因此选用的乘法器带宽必须大于40MHz，ADI公司的AD835乘法器，其带宽为250MHz，满足题目要求。其输出信号表达式为W=X*Y+Z，Z为直流电压，用于系统调零。通过调节R4的阻值可使乘法器得到0～-2.5V的偏置电压。 其原理图如图所示: 3 .滤波器及放大器设计 经乘法器输出的信号如式（1）、 （3） 所示，需设计低通滤波器，滤除高频分量，留下直流分量。据式（1）、（3）分析，滤波器截止频率低于1MHz即可，但考虑到电路会不可避免地产生其他频率干扰，因此低通滤波器的截止频率越小，滤波效果越好，测量精度越高。此外，由于STM32自带ADC只能采集正电平，因此需再加一级加有共模电压的放大器。电路如图 4. ADC设计 I、Q通道平衡对测量仪的精度至关重要，为保证正交平衡，DDS后的放大和滤波电路保证完全相同的电路，参数元件一致，PCB走线一致，由于扫频时间2S,步进为100K,整个频率范围内需要391个频点，对采用速率要求不高，我们选用STM32的片内AD，使用能够轻松达到12bit的精度，满足系统幅度0.5dB波动的测量要求。 5.被测网络设计 被测网络采用RLC串联谐振电路,电路图如图所示。 中心频率: （7） 有载品质因数: （8） 其中为中心角频率，为环路总电阻。 回路带宽: （9） 按要求被测网络中心频率20MHz，有载品质因数4。取电容C=18pF，为满足中心频率为20MHz，将f0和C代入（7）式，计算得L=3.52uH。 将Qr=4，C=18pF代入式（8），计算得r=Ro+Ri+R=110Ω，故R=10Ω。 程序设计 系统开机后进入初始化状态，初始化后进入功能选择界面，根据不同的按键状态进入相应的工作模式，主程序流程如图6所示。在程序开发时，使用的是keill的MDK5集成开发环境，运行代码及详细注释见附件代码。 工程主要代码截图:

里面有串行代码，扫频代码以及换算工具等等，电子设计竞赛赛可以用于产生信号等。

PC控制DDS模块软件 文件包含一个VB的源码程序，和一个VC的应用程序。 完全控制AD9854的内部寄存器，特别是以位的方式设置AD9854的控制位，可以非常直观，和非常容易掌握DDS芯片的应用。最新版本

博主在这篇文章中所用资料、演示视频以及自己的工程资料都放在这里。文章网址(https://blog.csdn.net/learning1232/category_10614317.html)