该文档详细介绍了数字频率计的设计要求，测量原理，系统地描述了系统方案以及硬件分析，随后分析了电路的工作原理。并对电路的软件设计部分也做了详细的阐述。适合本科生进行参考。
2022-12-06 23:41:34
6.81MB
1
现代EDA技术的基本特征是采用高级语言描述，具有系统级仿真和综合能力.而VHDL语言有强大的行为描述能力和多层次的仿真模拟，程序结构规范，设计效率较高，利用VHDL语言和CPLD器件设计数字频率计，具有硬件电路简捷，体积小，设计灵活，性能稳定的优点。
2022-12-06 20:17:03
237KB
1
基于EDA技术设计4位十进制数字频率计的系统方案基于EDA技术设计4位十进制数字频率计的系统方案
2022-12-06 20:11:54
141KB
1
大四上唐续老师的EDA实验课，包括单片机、FPGA（Verilog和VHDL）、以及SOPC方式实现的三种方式频率计
2022-11-28 23:29:02
9.74MB
1
(课程设计，参考资料)测频一直以来都是电子和通讯系统工作的重要手段之一。高精度的测频仪和频率发生器有着广阔的市场前景。以往的测频仪大都在低频段利用测周的方法、高频段用测频的方法，其精度往往会随着被测频率的下降而下降。该多功能频率计的设计是针对已有测频技术的特点及存在问题，推出基本原理和方法，设计检测精度高、便于实施且设备构成又比较经济的一种检测仪器。基于测频原理的频率计的测量精度将随被测信号频率的降低而下降，在实习应用中局限性大，而等精度频率计不但有较高测量精度，且在整个频域内能保持测量精度恒定。具有外围电路简单,程序修改灵活和调试容易等特点。本文主要论述了利用FPGA进行测频计数，单片机实施控制实现多功能频率计的设计过程。
2022-11-28 22:27:21
272KB
1
概述:
数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着复杂可编程逻辑器件的广泛应用，用C语言编程到ATmega16，将使整个系统大大简化。提高整体的性能和可靠性。ATmega16是基于增强的AVR RISC结构的低功耗8 位CMOS微控制器。由于其先进的指令集以及单时钟周期指令执行时间，ATmega16 的数据吞吐率高达1 MIPS/MHz，从而可以缓减系统在功耗和处理速度之间的矛盾。
电路设计:
该数控频率计功能:
(1)可以选择不同的频率范围.
(2)测量波形为三角波或矩形波.
(3)测量波形频率范围为0~100HZ,幅值为TTL电平.
(4)使用数码管显示出实时频率值.
附件内容包括:
电路设计原理图源文件（不含PCB），用AD软件打开；
源程序；
数控频率计论文；
2022-11-23 09:08:17
323KB
1