这个是我自己写的例程,调试环境是CCSv8.3 一共有三个工程文件,将文件夹复制到软件的工作文件夹里面就可以正常调试了 程序只做过仿真调试运行,模拟输入方法是读取dat文件到内存,再将内存区域的输出数组导出到dat文件里面。 程序是213卷积码的编译码器设计,三个工程文件夹一个是编码器一个是译码器,最后一个编译码的程序都有,可以整体观察编译码过程的数据变化。
2022-11-05 20:02:41 172KB DSP 卷积码编译码器 213卷积码
1
电子线路设计与制作
2022-11-04 09:05:41 599KB 电子线路 线路设计
电子线路设计与制作
2022-11-04 09:05:23 3.38MB 电子线路 线路设计
电子线路设计与制作
2022-11-04 09:05:20 3.31MB 电子线路 线路设计
设计一种以单片机AT89C51为核心的数字频率计,介绍了单片机、数字译码和显示单元的组成及工作原理。测量时,将被测输入信号送给单片机,通过程序控制计数,结果送译码器74- LS145与移位寄存器74LS164,驱动LED数码管显示频率值。通过测量结果对比,分析了测量误差的来源,提出了减小误差应采取的措施。频率计具有电路结构简单、成本低、测量方便、精度较高等特点,适合测量低频信号。
2022-10-17 08:32:38 590KB 单片机、数字译码 译码器74- LS145
1
为了提高准循环低密度奇偶校验(QC-LDPC)译码器的吞吐率、迭代译码收敛速度和资源利用率,本文针对QC-LDPC码校验矩阵的结构特性设计一种层间流水线结构译码器。该译码器对译码策略和校验节点更新结构进行优化,克服了传统分层译码并行所带来的数据冲突问题;各分层之间的迭代译码非串行进行,校验节点和变量节点可并行计算,有效地提高译码器的资源利用率;校验节点更新的结构在不增加运算复杂度的情况下消耗时间更短,分层最小和算法加快了迭代译码的收敛速度,压缩了单次迭代所需时间。本文以WIMAX标准(2304,1152)QC-LDPC码为例,以现场可编程门阵列(FPGA)作为实现平台,仿真并实现了基于最小和算法的QC-LDPC译码器。结果表明,当译码器工作频率为200 MHz、迭代次数为10次时,吞吐量可达到1 Gbit/s。
2022-10-06 20:58:38 1.39MB QC-LDPC码 吞吐率 译码器 迭代译码
1
哈哈夫曼编/译码器,是数据结构中一个非重要的类型,上传文件中已经包含了所有的文件,比较具体,直接运行就OK
labview编程,实现3位二进制译码器
2022-09-13 21:45:52 10KB labview
1
数字逻辑电路 《常用译码器》习题及参考答案.doc 学习资料 复习资料 教学资源
2022-07-07 09:06:28 122KB 计算机
由74LS138组成的3-8线译码器电路原理图+Proteus仿真
2022-07-04 14:01:05 5KB 由74LS138组成的3-8线译