原创汉明码的译码-程序.rar 分享个程序~~~matlab做的汉明码的译码~~~
2023-04-18 12:09:00 6KB matlab
1
关于BCH的编码器和译码器,可实现16位,32位,64位,128位的编码和译码纠错,2位纠错,Verilog实现
2023-04-16 17:25:15 1.05MB bch_verilog verilog_bch bch__verilog bch_译码
LDPC码的一种低复杂度归一化最小和译码算法.pdf
2023-04-12 16:58:49 1.41MB v
1
纠错编码是水声OFDM通信系统必须采用的关键技术。本文从译码性能和工程实现角度出发,采用卷积交织、卷积编码和Viterbi软译码相结合的差错控制方案,通过仿真和水池实验确定其参数,并在TMS320DM642上实现。在DSP实现时,卷积交织采用查表法,Viterbi译码采用蝶形运算宏定义等处理方法,极大地提升了运算速度,保证了卷积码的实时性。最后通过海洋实验验证了其译码性能。
2023-04-11 15:08:48 210KB DSP
1
MATLAB霍夫曼Huffman编码译码GUI界面设计 源程序代码 %simbolsout1 排序之前的ASCII码 %fout1 排序之前的对应概率 %simbolsout2 排序之后的ASCII码 %fout2 排序之后的对应概率 %codeword_OK 霍夫曼码 %NORM2HUFF Huffman 编码器 % 对于输入向量, NORM2HUFF(X) 返回向量的 Huffman编码后的码串 % 矩阵用 X(:) 的形式输入 % 输入限制为uint8格式,输出uint8的序列.
2023-04-08 22:18:00 27KB matlab 霍夫曼码
1
针对NAND Flash应用,完成了并行化BCH编译码器硬件设计。采用寄存器传输级硬件描述语言,利用LFSR电路、计算伴随式、求解关键方程、Chien搜索算法等技术方法完成了BCH编译码算法在FPGA上的硬件实现。相比于传统串行实现方案,采用并行化实现提高了编译码器的速度。搭建了基于SoPC技术的嵌入式验证平台,在Nios处理器的控制下能快速高效地完成对BCH编译码算法的验证,具有测试环境可配置、测试向量覆盖率高、测试流程智能化的特点。
2023-04-05 19:09:36 277KB 并行化
1
一种改进的LDPC码LLR BP译码算法,张小花,李艳萍, LLR BP译码算法由于引进了指数运算和对数运算使得复杂度很高,不利于硬件实现。为了降低复杂度,提出一种改进的LLR BP算法。主要思��
2023-04-05 14:44:12 274KB 无线通信
1
汉明码编译码系统程序,完整可实现的工程文件,亲测
2023-04-02 02:31:06 326KB 汉明码 编译码 程序
1
基于Goertzel算法的选呼译码FPGA模块设计.pdf
2023-03-31 12:45:10 4.28MB FPGA 硬件技术 硬件开发 参考文献
针对脉冲位置调制(PPM)与多级编码结合中的错误传播问题,利用多阶段译码原理的“链式规则”,提出一种基于迭代的解调译码方法,给出了8-PPM多级编码调制的硬判决迭代算法。仿真分析表明,迭代解调译码方法可以改善错误传播现象,降低系统的误码率;在相同迭代次数下,信道衰减越大,该译码方法获得的增益越明显。综合考虑性能改善效果及成本,M阶编码调制系统的迭代次数宜选M次以内。
2023-03-31 10:11:47 6.4MB 光通信 脉冲位置 多级编码 多阶段解
1