说明1：代码风格参考锆石科技的FPGA教程，这里推荐，因为移植性，可读性还有风格等都很不错，写起工程来很方便 说明2：这是2015年电子设计竞赛的频率计的FPGA工程的一部分，里面包含了测频，串口发送，AD转换这几个核心功能，没有幅值检测功能，本工程验证大致正确

功能： （1）等精度测频，门控时间1s(间隔1ms),基准时钟125M （2）uart串口每100ms发送一次发送数据，可连接电脑的串口调试助手，用16进制显示测量结果，每次发送以0x0A、0x0D结尾 硬件资源： （1）本次设计采用ZYBO Z7 PL部分（纯FPGA） （2）芯片型号：xc7z020clg400-1 （3）时钟频率：125M （4）输入输出端口：K18 --->rst; V8 --->clk_fx; W8--->uart_txd; U7 --->uart_tx_busy; V7 ---> uart_send_en 软件：vivado 2018.3

适用于51单片机，c语言编写，等精度频率计的程序

基于fpga的等进度频率计 采用VHD了编程 等精度方法

基于AT89S52单片机的等精度频率计设计.pdf

实现等精度测频率，采用50MHz的参考时钟，包含testbench文件，可在vivado，quartus仿真，实测范围可在1~100MHz。其他频率范围没有测试，理论上可以全频带。低频周期低于门闸周期时候，采用测周法，并同步信号，避免了等精度门闸时间长度的限制无法测量超低频率的问题。

详细介绍了等精度测量的原理，并给出等精度测量的思想在FPGA上实现的方法。测试结果表明该等精度测量方案误差非常小，在测量范围内误差恒定。该设计方案对测量频率实现设计具有一定的借鉴。

FPGA等精度频率测量代码，具体实现见博客 https://blog.csdn.net/VCA821/article/details/84960721

本程序用Verilog语言在FPGA上实现了等精度测频，精度极高

采用verilog语言编写，包括PLL时钟倍频，相移，四个频率计算单元，整合数据模块和串口发送模块