实现桶形移位器组合逻辑，要实现的功能如下：
输入为32位二进制向量，根据方向和位移值输出循环移位后的32位结果。例如：
输入向量00011000101000000000000000000000，方向左，位移值10，输出向量10000000000000000000000001100010；
输入向量00000000111111110000000000000011，方向右，位移植20，输出向量11110000000000000011000000001111.
顶层模块名为bsh_32，输入输出功能定义：
名称 方向 位宽 描述
data_in I 32 输入数据
dir I 1 位移方向
0：循环左移
1：循环右移
sh I 5 位移值，取值0~31
data_out O 32 输出数据
设计要求：
Verilog实现代码可综合，逻辑延迟越小越好，给出综合以及仿真结果。
2022-06-20 19:00:50
2KB
1
数字逻辑设计及应用教学课件：8-3 时序电路的设计 移位计数器 .ppt
2022-06-16 20:00:31
2.37MB
摘 要：线性变换移位寄存器由Tsaban和Vishne提出，是一个面向字的移位寄存器，每次输出一个字节。研究了由TSR所生成的序列的基本性质，并且给出了一个新的准则来判定一个线性变换移位寄存器系统的特征多项式是否不可约。利用这个准则，不需要在扩域上做运算来判定一个线性变换移位寄存器系统的特征多项式是否不可约。
2022-06-13 02:31:43
1.35MB
1
利用VerilogA建模的方式实现了一种具有双向移位功能的自时钟数字LDO。该电路采用了粗糙和精细双环控制模块，其中利用双向移位寄存器产生自时钟；该模块与导通管部分的PMOS管阵列相结合，可以有效的减小输出电压的下溢或过冲，减少瞬态响应的时间。为了尽量减小输出电压的尖峰，利用电压阈值比较器和电压范围检测器，来确保双环的精确转换。介绍的数字LDO可以工作在0.8 V的低电源电压下，适用的负载电流可以大于260 mA，并且能够消除输出电容补偿的必要性。最后利用ADMS混仿平台，对建立的模型进行仿真验证。
2022-06-12 22:56:25
1.8MB
1