基于FPGA的神经网络硬件实现 本文主要的工作是研究神经网络的硬件实现问题，神经网络的硬件实现是神经网络研究的基本问题之一，在构造神经网络的实际应用系统时，必然要研究和解决其硬件实现的问题。神经网络专用硬件可提供高速度，并具有比通用串、并行机高得多的性能价格比，所以，特定应用下的高性能专用神经网络硬件是神经网络研究的热点。本文在比较了几种神经网络的可行性基础上，选用了BP神经网络作为硬件实现的神经网络模型。BP神经网络对输入输出非线性关系的高精度映射能力、较强的包容性、良好的推广能力和泛化能力，使得它们在实际应用中表现出了强大的生命力，成为当今的研究热点之一。作为BP神经网络中的激励函数之一的双曲正切S型(tan-s)函数适用于变化剧烈的场合，能够加快网络学习收敛速度。可编程技术的迅猛发展，在EDA技术中占有举足轻重的地位。
2022-02-21 20:04:02
3.56MB
1
AES_CCM解密部分的硬件实现，全网独一份！！！
首先声明：
1.AES的CCM模式不适合硬件实现，尤其是数据的填充和准备过程（硬件消耗巨大），应当由CPU执行生成，本文代码也是默认已经得到待处理的数据
2.本代码单纯实现了CCM解密验证部分，由于时间和需求的原因没有实现加密部分，由于其加解密的相似性其正向加密也比较简单。
3.本代码中声明了2个AES模块同时运行，并行执行解密和验签的过程，速度较快。
2022-02-16 22:25:21
398KB
1
介绍了利用Xilinx System Generator平台构建模型化数字PID控制算法，并通过FPGA将数字PID算法结合传感器与实际硬件控制对象快速建立控制模型，构成完整的闭环控制。通过对控制效果的实验验证,证明了其控制方法的可行性。
2022-01-13 21:30:52
370KB
1
文中阐述了一种适合于硬件实现的坏点修正算法,以Altera公司的Cyclone EP1C3T144C8型的FPGA芯片为平台构建图像坏点修正实时处理模块,并成功实现了对640×480×10像素的灰度图像的坏点修正处理,得到了预期的理想效果。
2022-01-07 14:39:54
820KB
1
通过对CRC 校验码原理的分析, 研究了一种并行32 位CRC 算法。该算法采用递推的方
法, 直接得出计算多位数据后的CRC 余数与计算前余数之间的逻辑关系。相对于一般的按位串
行计算或者查表并行计算的方法来说, 该方法运算速度快且不需要额外的空间存储余数表, 十
分有利于硬件实现。
2021-12-30 19:29:22
337KB
1
针对传统Canny边缘检测算法中的边缘连接是通过设定固定阈值完成的，无法自动适应外界检测环境变化的问题，在FPGA上设计实现了一种基于改进Canny算法的实时边缘检测系统。该系统利用OSTU算法（最大类间方差法）自动选取合适的双阈值，能够对摄像头模块采集的视频图像进行实时处理，提取出每一帧图像的边缘，并在显示器上显示。实验结果表明，该系统能在在外界环境发生变化时，不需要做出调整，仍然能够很好的检测到图像的边缘。
2021-12-30 17:20:32
3.67MB
1
有限域的运算是密码学的基础,而在有限域的所有运算中模逆运算是最核心也是最复杂的运算。提出了一种同时支持素域和二进制域两种有限域的模逆算法,通过对算法的优化和对硬件结构的设计,使得256位的模逆运算电路的时钟频率达到167 MHz,电路面积和其他电路相比较也有明显优势。
2021-12-03 17:27:04
212KB
1
用Max038实现信号发生器，只需少量阻容元件即可，为加强输出功率，添加后级放大器。
2021-12-02 21:26:56
1.25MB
1