fpga

我找工作之前收藏的文档之一，有关于123段式Verilog状态机的原理详解，非常的清晰，并给出了相应的结构图，非常利于理解

VBAI状态图设计和内部数据交互

三相桥式全控整流电路（逆变工作状态）的设计.docx

Verilog HDL有限状态机设计,Vivado仿真工程

verilog实现I2C通信的slave模块源码状态机设计可做I2C接口的仿真模型,module I2C_slv ( input [6:0] slv_id, input RESET, input scl_i, //I2C clk input sda_i, //I2C data in input [7:0] I2C_RDDATA, ////////////////////////output reg sda_o, //I2C data out output reg reg_w, //reg w ..