socket服务端：采用多进程通信的方法（两个进程，主进程接收socket数据，子进程负责读取缓冲的数据，增大并发性能，接收采用多线程的形式）
socket客户端：测试发送数据。
2022-07-25 12:20:12
1KB
1
Verilog HDL是目前应用最为广泛的硬件描述语言。Verilog HDL可以用来进行各种层次的逻辑设计，也可以进行数字系统的逻辑综合，仿真验证和时序分析等。Verilog HDL适合算法级，寄存器级，逻辑级，门级和版图级等各个层次的设计和描述。Verilog HDL进行设计最大的优点是其工艺无关性。这使得工程师在功能设计，逻辑验证阶段可以不必过多考虑门级及工艺实现的具体细节，只需根据系统设计的要求施加不同的约束条件，即可设计出实际电路。Verilog HDL是一种硬件描述语言（hardware description language），为了制作数字电路而用来描述ASICs和FPGA的设
2022-07-21 14:28:59
116KB
1
1.内容概要：
按键检测代码，实现短按，长按，连续按下检测功能。全程通畅无阻塞。
详细说明见博客：
http://t.csdn.cn/DP43e
2. 使用说明：
通过修改宏定义可以修改开关时间；
通过查看头文件可以方便移植到不同硬件上；
3. 适合人群：
适合STM32学习者，或者STM32从业人员，便于积累功能模块，了解无阻塞设计方式；掌握静态全局变量，全局变量使用方法
4. 其他说明：
详情见博客：
http://t.csdn.cn/DP43e
2022-07-20 21:01:08
351KB
1
1.内容概要：
按键检测代码，采用delay_ms方式，进行延时防抖。优点是不需要等到按键弹起就可以检测，缺点是会产生delay阻塞。
2. 使用说明：
通过修改宏定义可以修改开关时间；
通过查看头文件可以方便移植到不同硬件上；
3. 适合人群：
适合STM32学习者，或者STM32从业人员，便于积累功能模块，了解无阻塞设计方式；掌握静态全局变量，全局变量使用方法
4. 其他说明：
详情见博客：
http://t.csdn.cn/DP43e
2022-07-19 14:00:37
351KB
1
1.内容概要：
按键检测代码，利用定时器实现按键防抖，全程无阻塞方式。
2. 使用说明：
通过修改宏定义可以修改开关时间；
通过查看头文件可以方便移植到不同硬件上；
3. 适合人群：
适合STM32学习者，或者STM32从业人员，便于积累功能模块，了解无阻塞设计方式；掌握静态全局变量，全局变量使用方法
4. 其他说明：
详情见博客：
http://t.csdn.cn/DP43e
2022-07-19 14:00:35
350KB
1
用来演示无阻塞方式按键防抖代码开发
1. 完成了TIM， USART， LED GPIO初始化，从这里开始修改代码
2. 使用说明：
通过修改宏定义可以修改开关时间；
通过查看头文件可以方便移植到不同硬件上；
3. 适合人群：
适合STM32学习者，或者STM32从业人员，便于积累功能模块，了解无阻塞设计方式；掌握静态全局变量，全局变量使用方法
4. 其他说明：
更加详细说明见博客
2022-07-18 09:00:47
339KB
1
1.内容概要：
采用类似typedef struct SysTimer
{
uint32_t SysCounter;
uint32_t SysFlag;
uint8_t min;
uint8_t hour;
}SysTimer_TypeDef的方式，定义系统时间结构体类型，用结构体类型设置时间参数，来进行计时；
2. 使用说明：
通过修改宏定义可以修改开关时间；
通过查看头文件可以方便移植到不同硬件上；
3. 适合人群：
适合STM32学习者，或者STM32从业人员，便于积累功能模块，了解无阻塞设计方式；掌握静态全局变量，全局变量使用方法
4. 其他说明：
更加详细说明见博客
2022-07-06 19:02:02
326KB
1