《普通高等教育'十一五'国家级规划教材•北京高等教育精品教材•Verilog数字系统设计教程(第2版)》讲述了自20世纪90年代开始在美国和其他先进的工业化国家逐步推广的利用硬件描述语言（VerilogHDL）建模、仿真和综合的设计复杂数字逻辑电路与系统的方法和技术。《Verilog数字系统设计教程》中内容从算法和计算的基本概念出发，讲述如何由硬线逻辑电路来实现复杂数字逻辑系统的方法。《Verilog数字系统设计教程》共分4部分。第一部分共8章，即Verilog数字设计基础篇，可作为本科生的入门教材。第二部分共10章，即设计和验证篇，可作为本科高年级学生或研究生学习数字系统设计的参考书。第三部分为实践篇，共提供12个上机练习和实验范例。第四部分是语法篇，即Verilog硬件描述语言参考手册；IEEEVerilog13642001标准简介，以反映Verilog语法的最新变化，可供读者学习、查询之用。《Verilog数字系统设计教程》的教学方式以每2学时讲授一章为宜，每次课后需要花10h复习思考。完成10章学习后，就可以开始做上机练习，由简单到复杂，由典型到一般，循序渐进地学习VerilogHDL基础知识。按照书上的步骤，可以使大学电子类及计算机工程类本科及研究生，以及相关领域的设计工程人员在半年内掌握VerilogHDL设计技术。
2022-12-31 12:21:16
6.59MB
1
Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的
Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，
既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。
2022-11-21 10:27:53
207KB
1
串行序列信号延时测试电路的功能是，由本测试系统送出一串串行序列信号，该串行序列信号送出后经过线路传输产生一定时间的延迟再返回到本系统，系统收到信号后判断是否为本系统发送的信号，若是，则同时测量出信号在传输过程中延迟的时间并显示出来
2022-10-24 15:02:32
2.74MB
1