合肥工业大学java实验报告设计一个简单的图形化界面计算器程序，实现两个实数的四则运算。
2．创建2个文本字段，用于输入操作数；创建1个不可编辑的文本字段，用于输出运算结果；创建4个按钮，用于输入运算符。
3．对按钮出发动作进行处理。
4．将前面创建的组建添加到框架中，合理布局，给文本字段加上说明。
2022-06-29 01:28:58
21KB
1
北京工业大学计算机组成原理课程设计报告word版2021年课设报告，99分
包括P1、P2、P3、P4四个project的报告部分
包括P1、P2、P3、P4四个project的报告部分
包括P1、P2、P3、P4四个project的报告部分
包括P1、P2、P3、P4四个project的报告部分
与代码部分配套使用
与代码部分配套使用
与代码部分配套使用
课设代码见个人主页
课设代码见个人主页
课设代码见个人主页
课设代码见个人主页
2022-06-18 20:00:54
1.35MB
acl,nat,ospf,static,三层交换机都有，但最后一个需要改一下，但是平时分够了就不用管了。
实验报告也基本好了
2022-06-17 09:06:46
907KB
1
实验一 UI设计
一、 实验目的：
1. 掌握常用布局管理器的使用。
2. 掌握常用控件的使用。
二、 实验内容：
1. 完成项目中UI界面设计。
见手写附页
2. 写出布局文件中的关键代码，加上详细注释，表明所用到的布局、控件及其属性等。
实验二 组件间通信
一、 实验目的：
1. 掌握事件的处理方法。
2. 掌握Activity的生命周期。
3. 掌握组件间的数据传递方法。
4. 掌握数据回传的方法。
实验三 数据存储
一、实验目的：
1．掌握Android数据存储的基本方式。
2. 掌握ListView的使用。
3. 掌握SQLite的使用。
2022-06-14 12:04:00
2.13MB
北京工业大学计算机组成原理课程设计合集 P1，P2，P3，P4实验代码、测试程序
2021年的课程设计99分 99分！！！！！！！！！！！！！！！！！！！！！
一份价钱一分货
Project2 VerilogHDL 完成多周期处理器开发
一、设计说明
1.处理器应实现MIPS-Lite2指令集。
a)MIPS-Lite2＝{MIPS-Lite1，lb，sb}。
b)MIPS-Lite1＝{addu，subu，ori，lw，sw，beq，j，lui，addi，addiu，slt，jal，jr }。
c)addi应支持溢出，溢出标志写入寄存器$30中第0位。
2.处理器为多周期设计。
二、设计要求
3.多周期处理器由 datapath(数据通路)和 controller(控制器)组成。
a)数据通路应至少包括如下module：PC(程序计数器)、NPC(NextPC 计算单元)、GPR (
………………
Project3 VerilogHDL完成MIPS微系统开发(支持设备与中断)
一、设计说明
1.MIPS 微系统应包括：MIPS处理器、系统桥和 1 个定时器，32位输入设备、32
2022-06-13 15:00:51
9.91MB
2021年北工大机组课设project3
Project3 VerilogHDL完成MIPS微系统开发(支持设备与中断)
一、设计说明
1.MIPS 微系统应包括：MIPS处理器、系统桥和 1 个定时器，32位输入设备、32 位输出设备。
2.MIPS处理器应实现MIPS-Lite3指令集。
a)MIPS-Lite3＝{MIPS-Lite2，ERET、MFC0、MTC0 }。
b)MIPS-Lite2＝{addu，subu，ori，lw，sw，beq，lui，addi，addiu，slt， j，jal，jr，lb，sb }。
c)addi应支持溢出，溢出标志写入寄存器$30中第0位。
3.MIPS处理器为多周期设计。
4.MIPS 微系统支持定时器硬件中断。
二、系统桥与设备
5.为了支持设备，MIPS 微系统需要配置系统桥。
a)需要支持 3 个设备，即定时器、32位输入设备、32 位输出设备。
b)定时器的设计规范请参看《定时器设计规范.docx》。
三、中断机制
6. 为了支持异常和中断，处理器必须实现 0 号协处理器(CP0)。为此，必须实现的CP0寄存器包括：SR、CAUSE
2022-06-10 09:01:33
347KB
2021年的最新资源
Project4 FPGA完成MIPS微系统开发(支持设备与中断)
一、设计说明
1.MIPS 微系统应包括：MIPS处理器、系统桥和 1 个定时器，8 位 7 段数码管、32 位拨动开关。
2.MIPS处理器应实现MIPS-Lite3指令集。
a)MIPS-Lite3＝{MIPS-Lite2，ERET、MFC0、MTC0 }。
b)MIPS-Lite2＝{addu，subu，ori，lw，sw，beq，lui，addi，addiu，slt， j，jal，jr，lb，sb }。
c)addi应支持溢出，溢出标志写入寄存器$30中第0位。
3.MIPS处理器为多周期设计。
4.MIPS 微系统支持定时器硬件中断。
二、系统桥与设备
5.为了支持设备，MIPS 微系统需要配置系统桥。
a)需要支持 3 个设备，即定时器、8 位 7 段数码管、32 位拨动开关。
b)定时器的设计规范请参看《定时器设计规范.docx》。
c)实验设备中的 8 位 7 段数码管由 2 个 4 位 7段数码管组成。
三、FPGA 内置模块的使用
6.时钟定制电路
a)系统时钟为 100MHz
2022-06-05 21:01:19
8.97MB
实验代码中的有调用文件的地方，需要自己修改路径
实验一 Java开发环境使用与面向对象编程
实验二 基于GUI的网络通信程序设计
实验三 货物进销管理系统
实验四 Java Web编程
2022-06-05 19:19:16
2.19MB
1