只为小站
首页
域名查询
文件下载
登录
安
工大
2022数据结构PPT(学校老师上课用的PPT)
安徽工业大学安
工大
2022数据结构PPT(学校老师上课用的PPT) 第一章绪论 可以直接查看我写的笔记
2022-09-04 19:05:11
3.61MB
1
安
工大
数据结构课程上课用PPT 第0章衔接C语言
安徽工业大学安
工大
数据结构课程上课用PPT 第0章衔接C语言
2022-09-04 19:05:10
2.15MB
1
合
工大
软件建模与分析实验报告和实验文件
蒋老师的《软件建模与分析》 合肥工业大学,主要有四个实验,都写到一个实验报告里面了,2022上的课程,最后分数90分。 不过这个是要验收的哦,所以同学还是需要自己写的,实验报告仅供参考。。。
2022-07-22 11:04:25
1.76MB
软件建模
1
《计算机系统结构》西北
工大
PPT.7z
《计算机系统结构》西北
工大
PPT.7z
2022-07-14 12:06:11
244KB
教学资料
合
工大
java实验报告
合肥工业大学java实验报告设计一个简单的图形化界面计算器程序,实现两个实数的四则运算。 2.创建2个文本字段,用于输入操作数;创建1个不可编辑的文本字段,用于输出运算结果;创建4个按钮,用于输入运算符。 3.对按钮出发动作进行处理。 4.将前面创建的组建添加到框架中,合理布局,给文本字段加上说明。
2022-06-29 01:28:58
21KB
实验3
1
北京工业大学计算机组成原理课程设计报告word版
北京工业大学计算机组成原理课程设计报告word版2021年课设报告,99分 包括P1、P2、P3、P4四个project的报告部分 包括P1、P2、P3、P4四个project的报告部分 包括P1、P2、P3、P4四个project的报告部分 包括P1、P2、P3、P4四个project的报告部分 与代码部分配套使用 与代码部分配套使用 与代码部分配套使用 课设代码见个人主页 课设代码见个人主页 课设代码见个人主页 课设代码见个人主页
2022-06-18 20:00:54
1.35MB
FGPA
verilog
北京工业大学
北工大
路由交换技术实验报告(思科)某
工大
acl,nat,ospf,static,三层交换机都有,但最后一个需要改一下,但是平时分够了就不用管了。 实验报告也基本好了
2022-06-17 09:06:46
907KB
路由交换技术
1
工大
移动互联网技术及开发 三次实验报告及部分复习题
实验一 UI设计 一、 实验目的: 1. 掌握常用布局管理器的使用。 2. 掌握常用控件的使用。 二、 实验内容: 1. 完成项目中UI界面设计。 见手写附页 2. 写出布局文件中的关键代码,加上详细注释,表明所用到的布局、控件及其属性等。 实验二 组件间通信 一、 实验目的: 1. 掌握事件的处理方法。 2. 掌握Activity的生命周期。 3. 掌握组件间的数据传递方法。 4. 掌握数据回传的方法。 实验三 数据存储 一、实验目的: 1.掌握Android数据存储的基本方式。 2. 掌握ListView的使用。 3. 掌握SQLite的使用。
2022-06-14 12:04:00
2.13MB
Android
计算机专业
实验报告
移动互联网技术及开发
北京工业大学计算机组成原理课程设计
北京工业大学计算机组成原理课程设计合集 P1,P2,P3,P4实验代码、测试程序 2021年的课程设计99分 99分!!!!!!!!!!!!!!!!!!!!! 一份价钱一分货 Project2 VerilogHDL 完成多周期处理器开发 一、设计说明 1.处理器应实现MIPS-Lite2指令集。 a)MIPS-Lite2={MIPS-Lite1,lb,sb}。 b)MIPS-Lite1={addu,subu,ori,lw,sw,beq,j,lui,addi,addiu,slt,jal,jr }。 c)addi应支持溢出,溢出标志写入寄存器$30中第0位。 2.处理器为多周期设计。 二、设计要求 3.多周期处理器由 datapath(数据通路)和 controller(控制器)组成。 a)数据通路应至少包括如下module:PC(程序计数器)、NPC(NextPC 计算单元)、GPR ( ……………… Project3 VerilogHDL完成MIPS微系统开发(支持设备与中断) 一、设计说明 1.MIPS 微系统应包括:MIPS处理器、系统桥和 1 个定时器,32位输入设备、32
2022-06-13 15:00:51
9.91MB
北京工业大学
计算机组成原理课程设计
北工大机组课设
北京工业大学计算机组成原理project3代码,测试程序 99分
2021年北
工大
机组课设project3 Project3 VerilogHDL完成MIPS微系统开发(支持设备与中断) 一、设计说明 1.MIPS 微系统应包括:MIPS处理器、系统桥和 1 个定时器,32位输入设备、32 位输出设备。 2.MIPS处理器应实现MIPS-Lite3指令集。 a)MIPS-Lite3={MIPS-Lite2,ERET、MFC0、MTC0 }。 b)MIPS-Lite2={addu,subu,ori,lw,sw,beq,lui,addi,addiu,slt, j,jal,jr,lb,sb }。 c)addi应支持溢出,溢出标志写入寄存器$30中第0位。 3.MIPS处理器为多周期设计。 4.MIPS 微系统支持定时器硬件中断。 二、系统桥与设备 5.为了支持设备,MIPS 微系统需要配置系统桥。 a)需要支持 3 个设备,即定时器、32位输入设备、32 位输出设备。 b)定时器的设计规范请参看《定时器设计规范.docx》。 三、中断机制 6. 为了支持异常和中断,处理器必须实现 0 号协处理器(CP0)。为此,必须实现的CP0寄存器包括:SR、CAUSE
2022-06-10 09:01:33
347KB
北工大
北京工业大学
计算机组成原理课程设计
个人信息
点我去登录
购买积分
下载历史
恢复订单
热门下载
STM32F4时钟触发ADC双通道采样DMA传输进行FFT+测频率+采样频率可变+显示波形
token登录器.rar
DS证据理论的MATLAB案例程序源代码
凯斯西储大学(CWRU)轴承数据集(含数据包+整理Python程序+使用说明)
西安问题电缆-工程伦理案例分析.zip
芯片验证漫游指南以及源代码.zip
Plex v7.12电视端app
CPLEX12.8学术版安装包:cplex_studio128.win-x86-64.exe
【SystemVerilog】路科验证V2学习笔记(全600页).pdf
2019年秋招—华为硬件工程师笔试题目.pdf
多目标优化算法(二)MOEAD(附带NSGA2)的文档和代码(MATLAB)
画程(版本6.0.0.127)setup个人版
sqlite运行所需Vc++运行环境,纯净版System.Data.SQLite.dll及SQLite.Interop.dll
simulink仿真实现光伏发电MPPT+能量管理
拾荒者.exe同时ID扫描器IP扫描器
最新下载
i1 Profiler 1.7.1.rar
MIPS流水CPU设计-HUST 《计算机组成原理》(头歌实验答案)
Anand模型应力应变曲线求解可执行文件
用matlab实现自适应遗传算法
DXperienceUniversal-Devexpress -12.2.6+下载地址+破解补丁+安装说明
易语言-多种线条集合类(折线,曲线,K线等)
startwind5.4
spectrogram
线性状态机断言_systemverilog_assertion.zip
Head First Networking 中文版 高清完整扫描PDF版
其他资源
Spring相关的外文文献和翻译(毕设论文必备).doc
基于hough直线检测的倾斜图片校正
Proteus 8.9仿真 电加热温度控制系统 pid控制
freertos基于HC32L136
magnifyOnFigure.rar
python urllib3
springmvc转为springboot--干货.docx
echart 湖南省及各市地图
MPU9250移植到F103C8T6,串口输出俯仰角和偏航
一种基于DSP的可循环读写文件系统设计
冲浪-源码
HX8227-A01_datasheet_preliminary_v04_060320.pdf
023-新员工培训.ppt
JS和OCX交互
美萍餐饮收银管理软件-免费绿色版
简约范四色系多图表PPT模板.pptx
Angular.docset.rar
2020中国“新冠疫期”企业信心与降薪行为数据调查报告.pdf
CMW500 Operating Manual.rar
数据结构——迷宫问题
Lua-5.3.4_Win64_bin
药品仓库管理系统