本文利用 Verilog HDL 语言的设计方法设计多功能数字钟，并通过 vivado 2016.3 完 成综合实现。此程序通过下载到 FPGA 芯片后，可应用于实际的数字钟显示中，实现了基本 的计时显示（时分到分秒的切换）和设置，调整时间，闹钟设置的功能。

数字逻辑 课程设计 VHDL 多功能数字钟 这个数字钟是我老师的设计，网上很难找到，但设计的很绝！已有设计报告 1、具有以二十四小时制计时、显示、整点报时、时间设置和闹钟的功能。 2、设计精度要求为1秒 （一）计时：正常工作状态下，每日按24h计时制计时并显示，蜂鸣器无声，逢整点报时。 （二）校时：在计时显示状态下，按下“set键”，进入“小时”校准状态，之后按下“k键”则进入“分”校准状态，继续按下“k键”则进入“秒复零”状态，第三次按下“k键”又恢复到正常计时显示状态。 （1）“小时”校准状态：在“小时”校准状态下，显示“小时”的数码管闪烁，并以1HZ的频率递增计数。 （2）“分”校准状态：在“分”校准状态下，显示“分”的数码管闪烁，并以1HZ的频率递增计数。 （3）“秒”校准状态：在“秒复零”状态下，显示“秒”的数码管闪烁，并以1HZ的频率递增计数。 （三）整点报时：蜂鸣器在“59”分钟的第“51”、“53”、“55”、“57”秒发频率为512HZ的低音，在“59”分钟的第“59”秒发频率为1024HZ的高音，结束时为整点。 （四）显示：要求采用扫描显示方式驱动6个LED数码管显示小时、分、秒。 （五）闹钟：闹钟定时时间到，蜂鸣器发出周期为1秒的“滴”、“滴”声，持续时间为60秒；闹钟定时显示。 （六）闹钟定时设置：在闹钟定时显示状态下，按下“set键”,进入闹钟的“时”设置状态，之后按下“k键”进入闹钟的“分”设置状态，继续按下“k键”，又恢复到闹钟定时显示状态。 （1）闹钟“小时”设置状态：在闹钟“小时”设置状态下，显示“小时”的数码管闪烁，并以4HZ的频率递增计数。 （2）闹钟“分”设置状态：在闹钟“分”设置状态下，显示“分”的数码管闪烁，并以4HZ的频率递增计数。

多功能数字钟应该具有的功能有：显示时—分—秒、整点报时、小时和分钟可调等基本功能。整个钟表的工作应该是在1Hz信号的作用下进行，这样每来一个时钟信号，秒增加1秒，当秒从59秒跳转到00秒时，分钟增加1分，同时当分钟从59分跳转到00分时，小时增加1小时，小时的范围为0~23时。

基本功能 1.以数字形式显示时、分、秒的时间； 2.小时计数器为同步24进制； 3.要求手动校时、校分。 4.任意时刻闹钟

设置闹钟，整点报时，自动对时，4个数码管分别显示时和分，6个led灯显示秒

多功能数字钟Verilog HDL语言设计程序以及该程序语言的注释

压缩包包含： VHD文件+实验报告（含代码） 实现功能：基本要求： 1.用LCD1602液晶屏显示所有信息； 2.年、月、日、星期和时间的时、分可手动调整； 3.精确计时，各部分之间进位转换准确； 4.时间可以24小时制或12小时制显示，可以通过按键进行切换。 提高要求： 增加闹钟功能，在用户设定的时间闹铃提示，闹钟时间5秒；

我曾经传过一个相同的资源 但是当时由于慌张 传错了文件 在此向各位抱歉 这次是真正的课程设计报告书 包括电路图和数据分析 希望可以帮助需要的人

基于51单片机的多功能数字钟，带源程序和protues电路仿真

author：komdec time：20180701 内容：论文、原理图，电路设计和MS11源文件 基于multisim仿真软件的数字电路设计：篮球比赛计时器的设计、 多功能数字钟设计