搜索【单精度】的结果

Verilog HDL实现单精度浮点乘法器

舍入过程中可以使用直接choping和就近舍入，考虑可就近舍入过程中引起尾码加一导致阶码增加的情况。已通过Quartus_ii\Modelsim的联合仿真。

2021-03-24 14:18:36 7.18MB VerilogHDL 浮点乘法器 Modelsim Quartus_ii

1

32位IEEE-754浮点加法器设计

完整的32位浮点加法器设计DESIGN OF SINGLE PRECISION FLOAT ADDER (32-BIT NUMBERS) ACCORDING TO IEEE 754 STANDARD USING VHDL

2021-03-18 13:59:04 3.17MB 单精度浮点

1

verilog编写一个符合IEEE标准的32位单精度乘法器

使用verilog实现了设计了一个符合IEEE标准的32位单精度浮点数乘法器，并使用Modelsim进行仿真。

2021-02-24 17:02:30 5.89MB verilog fpga IEEE754 浮点数乘法器

1

单精度浮点数与四字节十六进制数据的转换（左低右高）

这个可以用来做数据分析，希望能有参考作用。

2021-02-20 18:30:43 5.15MB Float_Hex

1

单精度浮点数

(1)深入掌握二进制数的表示方法以及不同进制的转换；　　　(2)掌握二进制不同编码的表示方法； (3)掌握IEEE754中单精度浮点数的表示和计算。

2020-01-03 11:43:56 15KB 汇编

1

VHDL 32bit单精度浮点数乘法

VHDL 32bit单精度浮点数乘法， IEEE754浮点数标准！

2019-12-21 22:14:04 3.43MB VHDL 32bit单精度浮点数乘法

1

32位单精度浮点乘法器的FPGA实现

32位单精度浮点乘法器的FPGA实现，帮助你如何通过FPGA实现32位单精度浮点乘法器

2019-12-21 21:04:57 174KB 浮点 乘法器 32位 单精度

1

单精度&双精度浮点数与十六进制数相互转换

浮点数和十六进制数的相互转换，包括：1.单精度浮点数（32位）和十六进制数的相互转换，2.双精度浮点数（64位）和十六进制数的相互转换。

2019-12-21 20:36:34 32KB 单精度 双精度 浮点数 十六进制数

1

单精度&双精度浮点数与十六进制数相互转换

浮点数和十六进制数的相互转换，包括：1.单精度浮点数（32位）和十六进制数的相互转换，2.双精度浮点数（64位）和十六进制数的相互转换。

2019-12-21 20:20:18 32KB 单精度 双精度 浮点数 十六进制

1

一个用单精度浮点计算的经纬度转换XYZ坐标转换源程序

精度达到双精度浮点数的精度，在VC或borlandc下均可运行的程序.-float to generate double accuracy. transfer (Latitude,Longitude,Height) to (X,Y,Z)

2019-12-21 19:54:53 186KB 经纬高转XYZ

1