搜索【分频器；】的结果

基于verilog 的拨码控制分频器

1.同拨码开关控制分频系数，达到频率的控制； 2.可以学习一般偶数分频器的内部原理。

2022-02-13 09:03:05 1KB fpga开发

1

数字电子技术实验-可控分频器设计.pdf

2022-01-10 14:07:54 349KB Verilog 西南交通大学

1

数控分频器课程实验设计

数控分频器课程实验设计数控分频器课程实验设计数控分频器课程实验设计数控分频器课程实验设计

2021-12-31 14:26:38 106KB 数控分频器

1

由4个T触发器构成的计数器

本文给大家分享了一个由4个T触发器构成的计数器。

2021-12-18 13:54:37 17KB T触发器 计数器 分频器 文章

1

用ise实现的，语法vhdl，从16到0的减法计数并显示，同时有仿真，可以下载到黑金ax309

2021-12-13 14:56:27 1KB ise vhdl

1

小数分频与快锁芯片ADF4193的原理与应用--千锋培训

文档介绍了引言，1 ADF4193的特点和PLL工作原理，2分频器对PLL的指标影响，2.1相位噪声，2.2锁定时间，3 FPGA对ADF4193的配置过程，4 PLL指标的测量，4.1相噪的测量，4.2锁定时间的测量，5结束语

2021-12-09 19:52:31 218KB ADF4193 PLL工作原理 分频器 小数分频

1

Verilog HDL的任意的分频器设计

这是一个基于verilog语言的分频器的设计的代码，在设置的位宽范围以内任意系数的分频器均可以采用本代码。当然，讲寄存器的位宽设置更高，可以继续增加分频系数

2021-11-29 11:27:58 1KB 分频器

1

任意分频器

通过设计任意分频器，学习较复杂的数字系统的设计方法。通过设计任意分频器,掌握电路中人工生成分频时钟设计方法.分频器工作时分析分频出来的信号,掌握时钟信号的使用注意事项。完成任意分频器功能,通过端口输入分频系数,按照分频系数的值作信号分频,可以实现奇数分频和偶数分频两种分频方法

2021-11-29 11:03:24 379KB 分频器

1

三分频的奇数分频器设计程序+报告

EDA学习者 VHDL

2021-11-27 17:07:46 118KB EDA; 分频器 三分频 50%占空比

1

VHDL_分频器支持任意整数分频

一个简单的时钟分频器 VHDL语言写的

2021-11-25 14:57:28 639B 分频器

1