ldpc译码,比特翻转译码,硬判决。需要更好的方法,实现更简单/
1
使用matlab的LDPC编码,映射为64QAM,软解调
2022-11-02 20:02:06 21KB ldpc__软解调 lingua_franca ldpc_64qam qam
1
该压缩包包含了关于ldpc编解码的十一个小程序。
2022-11-02 19:47:34 7KB ldpc ldpc_c++
1
这是low-density-priority-check的一种最新版的开发资料。
2022-11-02 19:16:45 904KB LDPC
1
分别为AWGN信道模型下BPSK调制的程序;AWGN信道模型下BPSK调制LDPC编码的程序;AWGN信道模型下BPSK调制、采用具有不同列重的构造矩阵进行LDPC编码的程序;AWGN信道模型下BPSK调制、采用不同的迭代译码次数进行LDPC编码的程序。
2022-10-24 15:33:53 147KB awgn信道模型 ldpc译码 LDPC LDPC不同信道
1
H矩阵构造满足5G标准,编码译码为MATLAB2018b工具包
1
H矩阵转换成近似下三角形式程序原版.rar
2022-10-17 11:15:09 8KB ldpc
1
为了提高准循环低密度奇偶校验(QC-LDPC)译码器的吞吐率、迭代译码收敛速度和资源利用率,本文针对QC-LDPC码校验矩阵的结构特性设计一种层间流水线结构译码器。该译码器对译码策略和校验节点更新结构进行优化,克服了传统分层译码并行所带来的数据冲突问题;各分层之间的迭代译码非串行进行,校验节点和变量节点可并行计算,有效地提高译码器的资源利用率;校验节点更新的结构在不增加运算复杂度的情况下消耗时间更短,分层最小和算法加快了迭代译码的收敛速度,压缩了单次迭代所需时间。本文以WIMAX标准(2304,1152)QC-LDPC码为例,以现场可编程门阵列(FPGA)作为实现平台,仿真并实现了基于最小和算法的QC-LDPC译码器。结果表明,当译码器工作频率为200 MHz、迭代次数为10次时,吞吐量可达到1 Gbit/s。
2022-10-06 20:58:38 1.39MB QC-LDPC码 吞吐率 译码器 迭代译码
1