基于FPGA的数字电子钟和闹钟设计,内附源码,及PPT教程。
2019-12-21 20:57:57 30.77MB FPGA
1
multisim仿真的电子钟硬件电路图,可用于课程设计参考
2019-12-21 20:33:19 3.89MB 数字电子
1
设计一个能显示日期、小时、分钟、秒的数字电子钟,并具有整点报时的功能。 2).由晶振电路产生1HZ标准的信号。分、秒为六十进制计数器,时为二十四进制计数器。 可手动校正时、分时间和日期值。
2019-12-21 20:31:05 179KB 课程设计
1
整点报时 利用组合逻辑电路设计 EWB仿真 计时芯片采用74LS90,具有整点报时 校时和闹钟功能
2019-12-21 20:26:29 11KB 数字钟
1
 时间以12小时为一个周期;  显示时、分、秒;  有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;  计时过程具有报时功能,当时间到达整点进行蜂鸣报时;  为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
2019-12-21 20:20:43 2.65MB 电子钟 数字电路
1
基于51单片机的电子钟(带闹钟功能),里面有关于代码的注释。更衣让人理解。
2019-12-21 20:09:07 18KB 51 单片机 电子钟
1
89C2051+DS1302+74HC595+8位LED数码管的电子钟程序
1
本设计的数字钟,要求显示格式为小时—分钟—秒钟,分别在8个七段LED数码管上以动态分时扫描的方式显示。系统有两个时钟基准,CLK1为4HZ,分频后用来作为计时基准时钟。CLK2为10KHZ,用来作为扫描基准时钟,分频后作为百分秒计时时钟。
2019-12-21 20:02:41 171KB vhdl 数字钟
1
Verilog语言,Basys3平台,vivado编译,多功能电子钟。
2019-12-21 19:56:42 9KB Verilog basys 电子钟 vivado
1
整点报时,校时,基于multisim10的报时数字电子钟
2019-12-21 19:52:53 530KB 数字电子钟
1