基于VHDL组合逻辑电路设计/基于VHDL的多路选择器设计/基于VHDL时序逻辑电路设计/数码管扫描显示电路设计/8位加法器设计/正弦信号发生器设计/数字频率计的设计/ 秒表电路的设计
2021-05-15 22:55:52
420KB
1
(1) 对于频率测试功能，测频范围为0.1 Hz～70 MHz；对于测频精度，测频全域相对误差恒为百万分之一。
(2) 对于周期测试功能，信号测试范围与精度要求与测频功能相同。
(3) 对于脉宽测试功能，测试范围为0.1 μs～1 s，测试精度为0.01 μs。
(4) 对于占空比测试功能，测试精度为1%～99%。
2021-05-15 10:39:17
213KB
1
这个设计是自己通过找资料（现已经包括在里面了，还包括了我的设计报告）自行设计的。频率测量范围在1Hz~1MHz精度达到0.01%。本文介绍了一种同步测周期计数器的设计，并基于该计数器设计了一个高精度的数字频率计。文中给出了计数器的VHDL编码，并对频率计的FPGA实现进行了仿真验证，给出了测试结果。同时在分析了等精度测频在实现时存在的问题的基础上,介绍了一种基于自适应分频法的频率测量技术,可达到简化测量电路、提高系统可靠性、实现高精度和宽范围测量的目的。
希望对读者有帮助。
2021-05-11 22:52:52
9.14MB
1
重庆大学唐治德数字频率计设计（protues），思路简单，焊接方便，用icm555、74LS48、74hc273、74hc160、74hc74设计
2021-05-11 12:45:53
24KB
1