基于STM32F103C8T6，4针模拟IIC的OLED显示浮点型数据代码

使用verilog实现了设计了一个符合IEEE标准的32位单精度浮点数乘法器，并使用Modelsim进行仿真。

这个可以用来做数据分析，希望能有参考作用。

IEEE_754_16进制转十进制浮点数 工具 测试有效

针对嵌入式处理器对面积要求极为苛刻的特点，提出了一种改进的基于Goldschmidt算法的双精度浮点除法器。 改进的除法算法的计算过程分为两个阶段，第一阶段采用线性minimax多项式逼近算法得到一个具有15-bit精度的除数倒数的估计值。相比于minimax 二次多项式逼近，一次多项式逼近会获得一个更小的查找表（LUT）以及在部分积累加过程中获得更少的计算量。 在第二阶段，采用基于硬件复用的方法实现两次Goldschmidt迭代，使得两次Goldschmidt迭代仅仅使用一个乘法器和一个求补单元。最后，该设计采用Verilog HDL进行编码，并基于FPGA进行实现。通过与其他算法进行比较得知，改进的Goldschmidt除法器在性能不降低的情况下有较小的面积开销，满足嵌入式处理器的需求。

将十六进制转化为浮点数，运用共用体特性

学习计算机组成原理时实现的IEEE754标准的浮点数的机器数转换器，只要填入十进制浮点数值，便可以求出单精度的IEEE754标准的机器数表示方法，反之，给出IEEE754的机器数，可以求出其对应的十进制浮点数值

MODBUS RTU协议中浮点数的相互转换 从浮点数到整形，以及从整形到浮点数 带简单的协议说明文档

按照IEEE754浮点数标准，完整的浮点数加乘除四则运算的程序，每个都是单独的一个文件，注释完整。编译仿真全通过！

浮点型与十六进制转换，十六进制与十进制转换，字符串与十六进制字符串转换。