搜索【浮点】的结果

浮点数转化为16进制

浮点数转化为16进制用于向单片机发送数据

2021-03-28 23:53:15 1.8MB 浮点数 16进制 没有小数点

1

Coq用于浮点单元的通用环型加法器的可扩展验证

2021-03-28 17:08:01 548KB 研究论文

1

2021-03-28 11:01:57 15KB 保护模式 地址模式

供嵌入式DSP,ARM,FPGA异构多核开发者学习参考案例：基于Vivado的FPGA程序加载与固化｜TI KeyStone C66x多核定点浮点DSP.pdf

2021-03-27 20:06:57 2.09MB 嵌入式DSP ARM FPGA Vivado的FPGA程序加载与 KeyStoneC66x 创龙科技提供

1

DSP芯片浮点转定点运算

DSP芯片浮点转顶点运算

2021-03-25 09:06:26 326KB dsp

1

Verilog HDL实现单精度浮点乘法器

舍入过程中可以使用直接choping和就近舍入，考虑可就近舍入过程中引起尾码加一导致阶码增加的情况。已通过Quartus_ii\Modelsim的联合仿真。

2021-03-24 14:18:36 7.18MB VerilogHDL 浮点乘法器 Modelsim Quartus_ii

1

32位浮点加法器 verilog

32位浮点加法器 verilog代码无仿真可用很好用欢迎使用

2021-03-19 12:23:57 3KB 32 verilog

1

单双精度转换工具.rar

浮点数转换工具非常好用

2021-03-19 11:06:44 22KB float double 浮点数

1

DSP RTOS综合功能案例测试｜基于创龙科技TI KeyStone TMS320C665557评估板.pdf

2021-03-18 18:06:44 455KB TIKeyStone TMS320C665557评估板 C66x多核定点/浮点DSP 创龙科技提供

1

DSP+FPGA通信案例开发手册.pdf

干货分享：DSP+FPGA通信案例开发手册，欢迎大家下载学习！

2021-03-18 18:06:44 4.08MB 创龙科技提供 C66x多核定点/浮点DSP TMS320C665557评估板

1