本文档为国外最新利用FPGA设计频率计的论文资料

纯vhdl语言 频率计 可测试可变输入信号频率，没两秒测一次（好像是，记不太清啦）led显示

本程序为VHDL编写的频率计，测频范围从0.1Hz到1G (VHDL procedures for the preparation of the frequency meter, measuring frequency range from 0.1Hz to 1G)

采用verilog语言编写，包括PLL时钟倍频，相移，四个频率计算单元，整合数据模块和串口发送模块

文档是基于51单片机的数字频率计设计，能够实现基本的频率计功能，包含代码

四位频率计设计 EDA 基于十进制的计数器的频率计

对应multisim 模型文件 具体的实验指导书，详细原理分析在我的上传里也有 设计一个数显频率计。要求如下： 1． 测量频率采用 4 位 LED 数字码管显示。 2． 频率测量范围 1Hz~1MHz。 3． 分辨率： 1Hz。 4． 输入信号波形：正弦波、方波、三角波。 5． 输入信号幅度： 0.5~5V。 6． 量程选择：× 1、× 10、× 100 三档。

数字频率计的vhdl程序，显示有四个档，通过不同的档可以显示不同频率的信号！

任务：对外部输入的脉冲信号进行频率测量。将测量结果与当前测量状态在数码管上显示 要求：（1）频率测量范围10Hz～1MHz； （2）量程分为10KHz、100KHz、1MHz三档，具体规则如下： 当读数大于9999时，频率计处于超量程状态，在数码管上显示“O”,以提示用户转换量程档位，然后再在新的量程档位下进行测量；当读数小于0999时，频率计处于欠量程状态，在数码管上显示“U”,以提示用户转换量程档位；如果档位合适，则在数码管上显示“H”。 （3）数据采用记忆显示方式，即计数过程中不显示数据，待计数过程结束以后（在超量程和欠量程下计数到9999或0999），显示数据结果，并将此结果保持到下一次计数结束。

（1）频率测量范围10Hz~1MHz （2）量程自动转换，量程分为10KHz (1s) 、100KHz (0.1s) 、1MHz (10ms)三档。转换规则如下： 当读数大于9999时，频率计处于超量程状态，下一次测量时，量程自动增大一档；当读数小于0999时，频率计处于欠量程状态，下一次测量时，量程自动减小一档 （3）数据采用记忆显示方式，即计数过程中不显示数据，待计数过程结束以后，显示计数结果，并将此显示结果保持到下一次计数结束。 （4）用发光二极管显示量程