这是一篇中文期刊数据库中的文章，在网上找到了它的名字，在学校的期刊中找到了它，和大家共享一下

1.仿真代码 clear all EbN0 = 0:2:10; %SNR范围 N = 1000000; %消息比特个数 M = 2; %BPSK调制 L = 7; %约束长度 tre1 = poly2trellis(L,[171 133]); %卷积码的生成多项式 tblen = 6*L; %Viterbi译码器回溯深度 msg = randi([0,1],1,N); %消息比特序列 msg1 = convenc(msg,tre1); %卷积编码 x1 = pskmod(msg1,M); %BPSK调制 for ii=1:length(EbN0) ii y = awgn(x1

摘要：卷积码在现代无线通信系统中应用十分广泛，Viterbi译码是常用的一种对卷积码的译码算法。介绍了卷积编码及Viterbi串行解码的原理及其FPGA的实现。在保证系统性能的前提下讨论了分帧式编解码在实际系统中的应用。 　　0 引言 　　在现代通信系统中，信道编码技术得到了广泛的应用。卷积码结构简单，硬件实现容易，同时有着较好的查错纠错能力，因此在无线通信中经常使用，而其解码方式常用Viterbi译码。 　　1 卷积编码 　　卷积码（Convolutional Coding）是由PgElias 于20 世纪50年代提出的一种非分组码。它实现非常简单，将要发送的信息序列经过一个特定的线

hmm实现词性标注

Verilog / FPGA高效的Viterbi解码算法。 概述 维特比算法作为卷积码的最大似然（ML）解码技术而闻名。 （n，k，m）维特比解码器中的路径存储单元负责跟踪与由路径度量单元指定的尚存路径相关联的信息位。 维特比解码器和二进制卷积码由三元组（n，k，m）表示，其中： 每当接收到k个输入位时，就会生成n个输出位。 k是输入序列的数量（因此，编码器由k个移位寄存器组成）。 m表示必须存储在编码器中的先前k位输入块的数量。 格子图 格状图通常用于可视化维特比算法如何做出最大似然（ML）解码决策。 带有最终ML路径的示例网格如下所示 新颖的路径内存节省技术 Viterbi解码器通常基于FPGA / ASIC，因此在路径存储器的大小上具有上限。 提出了一种用于节省路径存储器的新颖方法，用于维特比解码器。 成功开发了许多使用该路径存储器的回溯式维特比解码器。这表明，使用这种高效存储

摘要：卷积码及其Viterbi译码是现代通信系统中常用的一种信道编码方法。文中介绍了Viterbi译码算法的原理，分析了Viterbi译码器的结构，然后用Verilog语言设计了一种基于Altera公司的EP3C120F780C8芯片的(2，l，7)Viterbi译码器，同时给出了时序仿真图。 　　0 引言 　　在现代通信系统中，要使信号能够更可靠地在信道中传输，往往需要我们在信道编码中采用纠错码来降低信号受噪声的影响，以降低传输的误码率。这种方法叫做差错控制编码或纠错编码，其思想是在发送端的信息码元序列中增加一些监督码元，这些监督码与信码之间有一定的关系，接收端可以利用这种关系由信道译码

一个软件的毕业设计，viterbi译码算法设计与实现 做毕设所需的东西都在里面

用c语言实现（2，1，5）卷积码编码，viterbi译码算法

conv_codec.m: 存储所有节点(无窗法)与vitdec对比主程序 conv_codec_swd: 滑动窗(Sliding window)法与vitdec对比主程序 poly_tab.m: 蝶形网格图描述生成子程序 sub_bin_dec.m: 二进制转十进制子程序 sub_dec_bin.m: 十进制转二进制子程序 sub_dec_oct.m: 十进制转八进制子程序 sub_oct_dec.m: 八进制转十进制子程序 sub_encod.m: 编码子程序 sub_vitdec_dis.m: 基于最大距离度量的Viterbi译码子程序 sub_vitdec_dis_swd.m: 基于最大距离度量和滑动窗的Viterbi译码子程序 和本程序配套的本人博客链接为：https://blog.csdn.net/wlwdecs_dn/article/details/122687595

(2,1,2)模式的Viterbi译码器的C语言源代码，为本人原创的，希望大家多指证。 C语言 , 译码器 , 源代码