FPGA IP 源码解密 Vivado加密的IP文件解密复原为Verilog或者VHDL源码 Modelsim可以编译仿真的vp加密文件均可以解密复原为Verilog或者VHDL源码 符合P1735格式保护的代码基本都可以解密还原源代码

ue的verilog,vhdl,systemverilog高亮文件

侯伯亭版VHDL语言经典教程《VHDL硬件描述语言与数字逻辑电路设计(第三版)》

IIC_slave硬件的代码，已经经过FPGA验证

数字频率计的VHDL设计，用VHDL语言实现了数字频率计功能

WHEN_ELSE条件信号赋值语句 并行赋值语句 赋值目标<= 表达式 WHEN 赋值条件 ELSE 表达式 WHEN 赋值条件 ELSE …… 表达式 条件赋值语句按书写的先后顺序被赋予不同的优先级。第一个句子拥有最高优先级，第二句其次，以此类推。 整个WHEN_ELSE语句是一个完整的语句，属于并行语句范围。

RS码的FPGA实现，verilog语言形式，好参考资料

rs255编码解码器，verilog描述，FPGA实现

本书是华为公司内部使用的大规模逻辑设计指导书，主要讲述了如何使用VHDL设计大规模逻辑电路。

用vhdl语言设计的数字时钟 基于maxplus2软件的描述