用verilog写的正弦波发生器，利用DDS原理，先生成一个ROM表

用verilog 写的与ADC121S101通过SPI通信的程序 ,希望对有写ADC SPI的朋友有帮助

用Verilog 写的时钟并用1602显示,通过计数来写的时钟，代码运行无错误，并下载可执行

实测亲测xilinx fpga uart 串口rs232例子实例工程，ISE打包工程，不出错发送接收数据测试，无状态机，节省资源3根线串口，可以学习rs232串口和倍频ip core用法，字节编写，用verilog编写 基于一个xilinx的学习板子，具体io配置请看工程，测试内容内容是 pc 用 uart rs232发一个字节到fpga，fpga收到之后马上把字节加1发回给pc，uart的波特率是50m时钟，用到了ise的pll倍频，可以学习pll用法，uart 的 verilog 代码没有用到状态机，只用到txd，rxd，gnd这3根最基本的串口通讯线，极大的简化了fpga资源。整个工程打包，方便大家下载到之后可以马上用，相信对初学xilinx fpga 或者 ip cone用法的初学者来说，学习很用帮助。

NULL 博文链接：https://marshal-r.iteye.com/blog/2170104

verilog写的基于状态机的自动售货机 autoseller

用Verilog写的等效采样程序，对需要写等效采样的朋友很有帮助，更好的理解等效采样技术

用Verilog写的浮点除法器，作为初学者的参考文件！

我自己原创的用verilog hdl语言编写的一个(7,3)循环码的编码器.文件压缩包中除了有.v的源文件外,还把在maxplusII下仿真波形图的文件也包括进去了,供网友参考.仿真中输入了两个信息码字分别是"011"和"101".生成多项式采用的是x^4+x^3+x^2+1

用verilog写的倍频程序，很好用了，关于分频的以后再上传，大家好好学习一下吧，挺有用的啊