搜索【verilog/vhdl】的结果

大学生

2021-12-20 14:02:17 2.88MB verilog vhdl

UART串口收发Verilog/VHDL程序

UART串口收发实验程序： CPLD实时监控RS232_RX信号是否有数据，若接收到数据，则把接收到的数据通过RS232_TX发送回给对方。PC机使用一个串口调试助手进行通信。文件中包括Verilog和VHDL的两种语言的Quartus II程序，请您参考。

2021-12-13 16:20:34 299KB Verilog CPLD FPGA VHDL

1

按键检测和消抖的verilogHDL实现

按键检测与消抖的verilogHDL实现，具有很完善的接口定义，宏定义方便用户更改为适合自己的开发板，已经通过FPGA和ASIC验证。

2021-12-12 19:38:29 1KB 按键检测 消抖 verilog vhdl

1

x-hdl： verilog vhdl 代码转换

按照说明安装即可轻松破解方便易用 vista测试可用没有win7所以没测试过win7下安装可否有安装过的请给大家分享下经验

2021-11-25 13:11:13 19.29MB vhdl verilog 互转转换

1

使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用

2021-11-03 21:08:55 800KB verilog VHDL 串口并口

1

VIVADO 从此开始2017_1.pdf

FPGA初学者

2021-10-22 09:03:46 42.6MB FPGA 电路 verilog vhdl

1

udp_ip_stack3.zip

verilog实现,已经上板调试过，百兆没有问题，千兆需要做好约束，主要包括IP、ICMP、ARP、UDP各模块

2021-09-24 09:39:07 650KB 以太网 VERILOG VHDL

1

FPGA之道完整讲述FPGA的学习过程

涉及FPGA简介、模拟数字信号、开发流程、程序设计、功能仿真、时序分析等内容

2021-09-05 11:13:40 179.01MB FPGA verilog VHDL

1

使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用

2021-09-01 09:10:32 801KB verilog VHDL 串口并口

1

基于FPGA的等精度数字频率计 Frequency_indicator_Verilog.rar

基于FPGA的等精度数字频率计Verilog资料合集，包含源码工程、仿真工程、视频教程、原理图PCB图，是FPGA经典案例系列博客的其中资源之一，系列博客地址：https://blog.csdn.net/qq_33486907/article/details/119887681 欢迎浏览。

2021-08-27 19:04:49 791.51MB FPGA verilog vhdl