VSC使用手册

Synopsys Synplify FPGA 2011.03 SP2 Win disk3

比较详细的DC中文教程，详细教你如何使用DC，如何写DC脚本，硬件设计必备。DC综合教程

这是目前能找到的最全最新的工具软件指导书。 英文版，对应这个网页 http://www.amazon.com/Digital-Design-Cadence-Synopsys-Tools/dp/0321547993/ref=sr_1_1?ie=UTF8&qid=1308240051&sr=8-1

synopsys dc中文教程（比较详细）

验证与设计不同，尤其是初学者，验证会成为一盘散沙——无规可循。然而 为了能够实现验证平台的重用，需要标准的验证语言和标准的验证库。这样一来 在验证的过程中只需要调用验证库中的库单元就可以实现验证的重用。所以为了 解决验证的混乱局面，特此依据 Synopsys 的 SVL 库进行翻译，该库与 OVL 的 使用方式相同，每次的检查对象仅需要例化对应的库单元就可以实现。 其原文来自于 Synopsys 的 SystemVerilog 检查库的讲解文档，翻译难免有错 和生硬的地方，所以请参照相应文件进行阅读。 最后将 Serikanth Vijayaraghavan 和 Meyyappan Ramanathan 编著的《A Practical Guide for SystemVerilog Assertions》的第一章翻译放置在附录 A 中，以 供阅者参考。

synopsys design compiler worklab

synopsys pt lab.

synopsys公司自己编写的用sv语言搭建的验证环境，共计六个实验，跟下来的化找个实习问题不大，配合本博主编写的系列实验效果更佳

synopsys公司的Formality课件，希望能对想用的人有帮助！