PCIe M.2 电气和机械 规范 1.0 最终正式版，全英文。包括所有M.2尺寸定义、Key ID尺寸，电气要求；SATA/NVME等 所有M.2形状的要求，是开发M.2相关硬件的必备文档。

Single Unix Specification, SUS version 4

NVM-Express-Base-Specification-2_0-2021.06.02-Ratified-4 The NVM Express (NVMe) interface allows host software to communicate with a non-volatile memory subsystem. This interface is optimized for all storage solutions, attached using a variety of transports including PCI Express, Ethernet, InfiniBandTM, and Fibre Channel. The mapping of extensions defined in this document to a specific NVMe Transport are defined in an NVMe Transport binding specification. The NVMe Transport binding specification for Fibre Channel is defined in INCITS 556 Fibre Channel – Non- Volatile Memory Express - 2 (FC-NVMe-2).

智能电池规范为便携式电子设备(如笔记本电脑系统、移动电话或摄像机)中使用的电池提供了一个理想的解决方案。从用户和设备的角度来看，电池目前都有许多限制。首先，它们代表着一种不可预知的力量。通常情况下，用户事先并不知道电池即将耗尽，也不知道还剩多少操作时间。其次，由电池供电的设备不能确定电池在其当前状态下是否能够为额外的负载(如旋转硬盘)提供足够的电力。第三，电池充电器必须为特定的电池化学成分量身定制，如果用在其他不同化学成分的电池上，可能会造成损坏。

智能电池芯片的资料,主要用于笔记本电池等

《智能电池充电器规范》为便携式电子设备(如笔记本电脑系统、移动电话和摄像机)中使用的可充电电池提供了一个完整的系统解决方案。设计用于符合智能电池数据规范的电池(参见参考资料部分)，智能电池充电器的电气特性具有由电池本身控制的充电特性，相比之下，充电器具有固定的充电特性，只适用于一种电池类型。智能电池/智能电池充电器组合在系统安全性、性能和成本方面具有明显优势。首先，充电特性和安全限制是电池本身的组成部分，允许化学独立性和理想的充电算法匹配特定的电池类型。每个智能电池都定义了最适合其化学性质和容量的安全充电方案，在每次充电时最大限度地利用可用能量，减少充电时间和最大限度地增加充电循环次数。其次，由于充电器只需要提供智能电池指定的充电电压和电流，而不重复智能电池中已经存在的测量和控制电子设备，因此降低了系统的成本和复杂性。

智能电池系统管理器是一个规范，描述了一个组件或组件的系统的需求和接口，这些组件在一个系统中管理多个智能电池。它可以自动连接一个或多个电池为系统供电，控制多个电池的充电，报告为系统供电的电池的特性等。系统安全很大程度上取决于它的行为。智能电池系统管理器取代了智能电池选择器。 智能电池选择器规范是智能电池数据规范的一个附件，它为多电池系统(如笔记本电脑)的实现提供了一个解决方案。然而，它只支持一次充电或放电的电池。它没有规定报告多于一个电池在同一时间为系统供电，它的接口明确禁止这样的行为。 使用一种以上电池的系统给系统设计者带来了许多挑战。由于电池和交流电源可以来和去，字面上，在用户的心血来势，而不考虑系统的电力需求，一个智能电池系统管理器必须能够响应这些事件，而不损害系统的电力供应的完整性或安全操作。此外，智能电池系统管理器(SBSM)应该在发生更改时通知系统的电源管理软件，例如当电池被插入或移除时。

AMBA3.0中的AHB-Lite总线规范

1.0 Overview 3 1.1 Goals of a Plug and Play System BIOS 4 1.2 Enhancements to the current BIOS architecture 5 1.3 Elements of the Plug and Play BIOS architecture 6 1.3.1 Bi-modal functionality 6 1.3.2 OS Independence 6 1.3.3 Expandability 6 1.4 Installation Structure 7 2.0 System BIOS Initialization 7 2.1 System BIOS POST Requirements 7 2.1.1 System Board Storage Requirements 8 2.1.2 System BIOS Resource Management 9 2.1.3 Isolating Committed Resources 9 2.1.4 System BIOS Resource Allocation 9 2.2 Plug and Play ISA Card Support 11 2.2.1 Assigning CSN to Plug and Play ISA cards 11 2.2.2 Initializing Plug and Play ISA Cards 11 2.3 BIOS POST Option ROM Initialization 12 2.4 Transferring Control to the Operating System 13 2.5 POST Execution flow 13 3.0 Option ROM Support 16 3.1 Option ROM Header 16 3.2 Expansion Header for Plug and Play 17 3.3 Option ROM Initialization 22 3.4 Option ROM Initialization flow 23 3.5 ISA Option ROMs and Resource Mapping 24 3.6 Error Recovery: Returning to the Boot flow 24 4.0 Configuration Support 25 4.1 System Device Configuration List 25 4.2 System Device Node Definition 25 4.3 Plug and Play BIOS Functions 29 4.4 Plug and Play Installation Check 29 4.4.1 System BIOS Plug and Play Compliance - "$PnP" 32 4.5 System Configuration Interface 34 4.5.1 Function 0 - Get Number of System Device Nodes 35 4.5.2 Function 1 - Get System Device Node 36 4.5.3 Function 2 - Set System Device Node 38 4.6 Event Notification Interface 40 4.6.1 Function 3 - Get Event 42 4.6.2 Function 4 - Send Message 43 4.6.3 Function 5 - Get Docking Station Information 47 4.6.4 Function 6 - Reserved 49 4.6.5 Function 7 - Reserved 49 4.6.6 Function 8 - Reserved 49 4.7 Extended Configuration Services 50 4.7.1 Function 9 - Set Statically Allocated Resource Information 51 4.7.2 Function 0Ah - Get Statically Allocated Resource Information 53 4.7.3 Function 40h - Get Plug & Play ISA Configuration Structure 54 4.7.4 Function 41h - Get Extended System Configuration Data (ESCD) Info 56 4.7.5 Function 42h - Read Extended System Configuration Data (ESCD) 56 4.7.6 Function 43h - Write Extended System Configuration Data (ESCD) 57 4.8 Power Management Services 58 4.8.1 Function 0Bh - Get APM ID Table 58 Appendix A: Generic Option ROM Headers 61 Appendix B: Device Driver Initialization Model 62 Appendix C: Return Codes

JEDEC DDR3 standard for your reference