SPU32 这是SPU32（“小型处理单元32”），它是实现RV32I指令集的紧凑型RISC-V处理器。 还包括一个演示SoC，具有一些外围设备。 该项目以Verilog旨在使用开源。 SoC概述： 中央处理器 向量 CPU使用以下向量，可以在实例化CPU模块时通过参数对其进行配置： VECTOR_RESET ：复位后CPU将开始执行的内存地址。 默认设置为0x00000000 VECTOR_EXCEPTION ：CPU跳转到该内存地址以处理中断（例如，外部中断或软件中断）和异常（例如，非法指令）的位置。 默认情况下设置为0x00000010 。 中断和异常 CPU支持以下类型的中断和异常： 使用ecall和ebreak指令进行软件中断 例如由外围设备引起的外部中断 非法/未知指示 如果发生任何类型的中断，CPU将跳转到VECTOR_EXCEPTION ，该处应有一个处理例程

RISC-V-Reference-Data指令卡片-考试版1

parsec-riscv性能测试 用于在模拟的RISC-V环境中自动设置和运行PARSEC基准测试的脚本。 主要目的是记录所需的步骤，以重现与我合作的QEMU / RISC-V相关论文所使用的设置。 执行 运行./setup_system.sh 它将准备一个projects目录，将提供所有必需的源/数据 它将准备一个components目录，其中包含所有已编译/已处理的对象 运行run_parsec_benchmarks.sh 它将在VM中运行PARSEC基准测试，并将结果output到output

RISC-V-指令集及简单实现-计算机体系结构.ppt

RISC-V Linux 内核兴趣小组协作仓库

RISC-V V Spec 1.0

本次课程设计要求基于开源的RISC-V 核——picoRV32 搭建一个完整的 SoC（片上系统），并在自己搭建的 SoC 之上进行软件编程，体会硬件设计与软件编程的结合。 RISC-V-On-PYNQ Overlay实现了在PYNQ-Z2板上的RISC-V处理器及工具链集成，并提供了完整的RISC-V源码与设计流程，得益于PYNQ软件框架，其支持在Jupyter Notebook对RISC-V进行编译、调试与验证，即可以在Jupyter Notebook上编写一段C/C++/RISC-V汇编程序，将编译后的二进制文件放到picoRV32上运行。

Introduction to Assembly Language Programming For Pentium and RISC Processors By Sivarama P. Dandamudi Second Edition

RISC-V GNU编译器工具链 这是RISC-V C和C ++交叉编译器。 它支持两种构建模式：通用的ELF / Newlib工具链和更复杂Linux-ELF / glibc工具链。 获取资源 该存储库使用子模块，但是子模块将根据需要自动获取，因此--recursive或git submodule update --init --recursive不需要。 $ git clone https://github.com/riscv/riscv-gnu-toolchain 警告：git clone占用大约6.65 GB的磁盘和下载大小 先决条件 需要几个标准软件包来构建工具链。 在Ubuntu上，执行以下命令就足够了： $ sudo apt-get install autoconf automake autotools-dev curl python3 libmpc-dev libmp

MIPS/RISC-V RegFile设计 答案代码 来自我对头歌上面这关的解析代码。