此程序是用verilog语言实现的伪随机序列,程序里面对同步字节、数据包、数据帧都有说明,使得程序明白易懂。
2019-12-21 19:44:14 2KB verilog 伪随机
1
本设计是用来产生m序列的。既有关于m序列的原理性概述,又有自己编的产生m序列的函数。已通过仿真。注释详尽。
2013-04-11 00:00:00 208KB m序列发生器 matlab
1