FPGA XC7A35T驱动程序，Verilog HDL实现。 项目代码可直接编译运行~

Xilinx 8B/10B Xilinx and its licensors make and you receive no warranties or conditions, express, implied, statutory or otherwise, and Xilinx specifically disclaims any implied warranties of merchantability

基于CNN的姿势识别 帮助机器通过相机了解人类的行为很重要。 一旦实现，机器就可以对各种人体姿势做出不同的React。 但是该过程也非常困难，因为通常它非常缓慢且耗电，并且需要非常大的存储空间。 在这里，我们着重于实时姿势识别，并尝试使机器“知道”我们做出的姿势。 姿势识别系统由DE10-Nano SoC FPGA套件，相机和HDMI监视器组成。 SoC FPGA捕获来自摄像机的视频流，使用CNN模型识别人体姿势，最后通过HDMI接口显示原始视频和分类结果（站立，行走，挥动等）。 单据 我们在这里上传论文。 并演示了该项目的详细信息。 专案 我们上载我们的项目，包括Matlab，Python和Quartus。 软件版本为： Matlab R2017b 的Python 3.6.3 Python5.1.0 TensorFlow-gpu 1.3.0 Quartus 14.0

HDMI接口-EMC设计标准与技术资料

HDMI PCB封装 ALLEGRO格式 ，包含2种，立式直插双排19芯和卧式直插双排19芯，PCB封装已实际项目中使用过。

有关视频处理行业的相关知识，该标准时VESA国际标准，里面详细叙述了HDMI借口的外形尺寸、视频格式、点像素多少和频率多少等说明。是对每个做视频专业人员很重要的资料。

默认hdmi输出720p设置 [disp] disp_init_enable = 1 disp_mode = 0 screen0_output_type = 3 screen0_output_mode = 4 screen0_output_format = 1 screen0_output_bits = 0 screen0_output_eotf = 4 screen0_output_cs = 257 screen0_output_dvi_hdmi = 2 screen0_output_range = 2 screen0_output_scan = 0 screen0_output_aspect_ratio = 8 screen1_output_type = 3 screen1_output_mode = 2 screen1_output_format = 1 screen1_output_bits = 0 screen1_output_eotf = 4 screen1_output_cs = 260 screen1_output_dvi_hdmi = 2 screen1_output_range = 2 screen1_output_scan = 0 screen1_output_aspect_ratio = 8 dev0_output_type = 4 dev0_output_mode = 4 dev0_screen_id = 0 dev0_do_hpd = 1 dev1_output_type = 2 dev1_output_mode = 11 dev1_screen_id = 1 dev1_do_hpd = 1 dev2_output_type = 0 def_output_dev = 0 hdmi_mode_check = 1 fb0_format = 0 fb0_width = 1280 fb0_height = 720 fb1_format = 0 fb1_width = 0 fb1_height = 0 disp_para_zone = 1

HDMI数据线和接收器包括三个不同的TMDS数据信息通道和一个时钟通道，这些通道支持视频、音频数据和附加信息，视频、音频数据和附加信息通过三个通道传送到接收器上

NCS8803是一颗HDMI1.4转EDP的芯片，功耗187mw，耐高温。

图 3-1 Series FPGAs Memory Interface SolutionStep1:任意创建一个新的空的工程（创建工程的具体工程如果还不清楚的看