AXI4_specification,英文标准
2022-02-28 14:47:07 1.82MB AXI4
1
1. 此模块配合MIG(AXI4接口)对MIG核进行读写操作
2022-02-14 14:03:13 13KB MIG DDR FPGA
1
ZYNQ修炼秘籍PS DDR FDMA
2022-01-14 14:04:08 2.33MB ZYNQ
1
ddr AXI4接口读写整颗颗粒测试代码
2022-01-06 14:04:58 38KB fpga ddr
1
ARM官方提供的AXI4总线测试程序,可以直接在TLM中使用。包含说明文档和源程序
2022-01-03 15:08:23 641KB AXI ARM
1
amba5最新AXI资料。资料内容包括AXI3.0协议讲解,AXI4.0协议讲解和AXI5.0协议讲解。
2021-11-04 09:32:32 3.02MB AMBA AXI AXI3.0 AXI4.0
1
AXI4-协议规范,比较详细的介绍AXI4-协议规范,大家多多指教
2021-10-29 17:06:19 3.45MB AXI4
1
verilog语言实现基于AXI4总线协议的cache缓存设计,该设计可以用于毕业设计,可以拿来直接用!
2021-08-15 01:52:42 5.08MB cache axi4 verilog
DDR学习资料,使用官方产生的axi4 master去访问DDR数据,里面有测试工程,还有pg150-ultrascale-memory-ip.pdf/JESD79-4.pdf
2021-08-11 13:05:12 131.01MB DDR AXI4
1
使用xilinx生成的AXI Master模板程序,使用AXI4对BRAM访问测试,给大家相互学习
2021-08-08 19:06:00 23.7MB AXI4 Bram
1