包含基于32位mips的ALU的实验代码。

计算机组成原理上机报告，用Verilog语言实现多功能运算器ALU的设计实验，仿真波形并书写实验报告。编程环境：Vivado HSL，设计语言：Verilog HDL。文档排版：LaTeX。内附实现代码，仿真波形截图，完整文档TeX源文件和学校Logo等，可参考与修改，请勿传播。

组成原理课程设计之 指令系统及ALU设计

用Verilog HDL设计一个模块，该模块实现了一个4bit的ALU，可以对两个4bit二进制操作数进行算术运算和逻辑运算 　　算术运算包括加法与减法 　　逻辑运算包括与运算、或运算 　　设计一个模块，利用Verilog HDL模块元件实例化的能力来调用4bit ALU的模块，从而将两个4bit ALU扩展为一个8bit ALU（详见原理框图） 　　用提供的4bit ALU测试模块对所实现的4 bit ALU进行仿真测试 　　用提供的8bit ALU测试模块对所实现的8 bit ALU进行仿真测试 对8bit ALU测试模块进行完善，对边界情况进行仿真测试（进位，溢出，结果为负数等）

这是用Verilog语言写的ARM的ALU的设计，可以完成全部的16条算术指令，如加、减、反向减、带进位加等

用VHDL语言，模块化设计方式，实现8位运算器单元ALU的设计。

ALU原理及代码 包括加法、减法、乘法、布尔算法等

本资源是用Verilog语言书写的32位ARM的ALU设计，FPGA实现。