囊括几乎所有经典的VHDL实例，组合、时序等电路应有尽有。程序精良，参考价值高！

可以用于基于cmv2000 CMOS Image Sensor的高速相机设计

这是我的数字系统设计，用VHDL编写的手机游戏直升机，分为八大模块，作用根据名字很容易明白。所有代码均通过编译，并成功下载到板子上和点阵板上通过验收。代码旁边附有详细的说明，便于看懂。希望对学习VHDL的人有所帮助。

MATLAB产生调制信号代码VHDL代码生成GPS L1 C / A以及Galileo E1和E5 PRN和信号。 该项目是用Xilinx ISE 14.7实施的，但应该很容易将其迁移到Vivado。 对于Altera平台，必须修改某些IP内核（主要是RAM存储器）。 包括Xilinx ISE测试平台和wave配置文件，以及用于检查仿真结果的Matlab脚本（请参阅参考资料）。 所有内容都是作为的一部分进行开发的。 该程序的新版本可以在上找到。 主要内容 \来源 \ source \ GNSS_prn 从头开始使用LFSR生成循环重复的特定卫星的完整未采样PRN序列（除了存储在RAM中的E1B和E1C）。 E1_generator.vhd：伽利略E1B和E1C。 E5_generator.vhd：伽利略E5aI，E5aQ，E5bI，E5bQ。 L1_CA_generator.vhd：GPS L1 C / A。 L1_CA_generator.vhd：GPS L1 C / A。 L5_generator.vhd：GPS L1 C / A。 \ source \ GNSS_signal 从

基于可编程器件的，使用硬件描述语言的、简单的VHDL的游戏设计，贪吃蛇游戏中有一个墙，一个存在5秒的老鼠，蛇吃到老鼠后可以加分，计分到三分时，点阵会出现全亮

合肥工业大学电子信息工程专业硬件描述语言实验七人投票表决器的代码

该代码为自己写出来的，每个代码模块的代码都比较简单，附有最后的报告！！希望大家不要拿过来直接用，会有查重的！

可行方向法的matlab代码smoothLUT和Lut2Vhdl MATLAB类smoothLUT使用[1]中描述的算法为规则间隔的二维数据的快速且平滑的双三次B样条插值生成均匀的结。 MATLAB类Lut2Vdhl在VDHL代码中实现了相应的插值算法（也在[1]中进行了描述）。 [1] R. Mitze，D。Dillkötter，S。Gros，A。Schild和M.Mönnigmann。 快速，平滑的表面B样条插值用于系统建模中规则间隔的数据，使MPC实时可行。 欧洲控制会议2018（ECC18）的会议记录，利马索尔：667-672，2018 入门 从Github下载此存储库。 先决条件 要使用此类，您需要 的MATLAB 准备 打开MATLAB。 将文件smoothLUT.m和Lut2Vhdl.m添加到您的MATLAB路径。 现在您可以开始了！ 使用smoothLUT和Lut2Vhdl 下面将简要介绍class smoothLUT和Lut2Vhdl 。 更详细的纪录片以 doc smoothLUT doc Lut2Vhdl 创建类smoothLUT的实例 可以为基于常规网格的二维查

四选一多路选择器vhdl程序代码,利用max+plus软件进行仿真，课堂上的代码，亲测成功。

├─reference_design │ ├─vhdl │ │ │ stratix_enh_pll.vhd │ │ │ stratix_top.vhd │ │ │ vhdl_components.vhd │ │ │ │ │ ├─001 ddr_cntrl │ │ │ ddr_top.vhd │ │ │ │ │ ├─004 pci_local │ │ │ backend.vhd │ │ │ cnten.vhd │ │ │ datapath_fifo.vhd │ │ │ dma.vhd │ │ │ dma_reg.vhd │ │ │ dma_sm.vhd │ │ │ fifo_128x32.vhd │ │ │ fifo_128x4.vhd │ │ │ fifo_128x64.vhd │ │ │ last_gen.vhd │ │ │ mstr_cntrl.vhd │ │ │ mstr_fifo_cntrl.vhd │ │ │ mstr_perf.vhd │ │ │ targ_cntrl.vhd │ │ │ targ_fifo_cntrl.vhd │ │ │ targ_perf.vhd │ │ │ │ │ ├─002 ddr_intf │ │ │ adr_gen.vhd │ │ │ clk_sync.vhd │ │ │ cntrl_intf.vhd │ │ │ ddr_intf.vhd │ │ │ mr_sm.vhd │ │ │ mw_sm.vhd │ │ │ tr_sm.vhd │ │ │ tw_sm.vhd │ │ │ │ │ ├─003 flash_cntrl │ │ │ erase_sm.vhd │ │ │ flash_mem_cntrl.vhd │ │ │ read_sm.vhd │ │ │ write_sm.vhd │ │ │ │ │ └─005 pci_mt64 │ │ pci_top.vhd │ │ │ ├─001 sim │ │ │ modelsim.ini │ │ │ sim.do │ │ │ stratix_pci2ddr.mpf │ │ │ stratix_pci2ddr_tb.vhd │ │ │ trgt_tranx_mem_init.dat │ │ │ wave_stratix_pciddr.do │ │ │ │ │ ├─001 altera_lib │ │ │ altera_mf.vhd │ │ │ │ │ ├─002 ddr_dimm │ │ │ ddr_dimm_model.vhd │ │ │ mt46v32m8.vhd │ │ │ │ │ └─003 pci_bfm │ │ arbiter.vhd │ │ clk_gen.vhd │ │ log.vhd │ │ monitor.vhd │ │ mstr_pkg.vhd │ │ mstr_tranx.vhd │ │ pull_up.vhd │ │ trgt_tranx.vhd │ │ │ └─002 syn_1s25 │ stratix_top.csf │ stratix_top.esf │ stratix_top.psf │ stratix_top.quartus │ stratix_top.rbf │ stratix_top.sof │ ├─001 bin │ altera.inf │ megaicon.ico │ StratixPCI.exe │ STRATIX_KIT_APP_HELP.HLP │ wdreg.