基于Vivado2018的16QAM调制完整工程文件，采用全verilog语言，可直接testbench仿真
2023-01-01 15:09:22
58.1MB
1
Verilog语言语法关键总结，内容涵盖基本语法，对新手有较大帮助。Verilog语言是非常好用的一门硬件设计语言，其模块化设计的语法特点使得其在可编程门阵列设计中得到了广泛的应用
2022-12-05 14:51:39
29KB
1
用$shm_probe设置信号探针
在$shm_probe中使用scope/node对作为参数。参数可以使用缺省值或两个参数都设置。例如：
$shm_probe( ); 观测当前范围(scope)所有端口
$shm_probe(“A”); 观测当前范围所有节点
$shm_probe(alu, adder); 观测实例alu和adder的所有端口
$shm_probe(“S”, top.alu, “AC”); 观测：
(1): 当前范围及其以下所有端口，除库单元
(2)：top.alu模块及其以下所有节点，包括库单元
2022-11-16 14:43:03
545KB
1
CAN BUS总线的FPGA实现源代码(Verilog语言),可供学习及设计参考。
2022-10-21 16:48:00
29KB
使用UltraEdit进行Verilog语言编辑配置文件，包括已经配置好的文件和方法，一键式操作
2022-08-25 18:01:24
263KB
1
对同一变量进行多次赋值
在一个以上always块中对同一个变量进行多次赋值可能会导致竞争冒险，即使使用非阻塞赋值也可能产生竞争冒险。在下例中，两个always块都对输出q进行赋值。由于两个always块执行的顺序是随机的，所以仿真时会产生竞争冒险。
深圳大学信息工程学院
2022-08-25 17:53:27
447KB
1