米联客2020版FPGA课程(MIG DDR篇)-K7
2022-01-22 14:59:03
3.11MB
1
在Xilinx的开发工具Xilinx ISE中提供了MIG IP核，设计者可以用它来直接生成 DDR3 控制器设计模块
2022-01-21 15:06:04
11.35MB
1
ddr3版本的mig控制器ip核使用，该IP核主要是A7、K7、V7系列的FPGA适用，原汁原味的英文原版
2021-11-25 15:53:52
17.17MB
1
针对Xilinx Kintex7 kc705开发板的DDR3设计例程，采用MIG和Vivado，帮助新手快速上手
2021-11-24 15:38:41
18.72MB
1
本设计以对大量实时采集数据进行缓存为背景，硬件采用Micron公司的1GB SODIMM DDR3 和Kintex-7系列FPGA的片上FIFO，软件通过研究DDR3的基本工作原理编写用户接口模块，同时结合片上FIFO的控制模块完成异步FIFO缓存系统的设计，通过改变异步FIFO的读写时钟就可以实现数据的跨时钟域传输。该设计通过VivadoChipscope进行调试和检测，测试显示：基于DDR3 SDRAM的FIFO实现了最高480M的数据传输率，64~512位的总线宽度，容量最大为1 GB，说明该设计正确、可行，可以用来缓存高速采集系统所采集的数据。
2021-11-02 01:11:09
1.74MB
1
图文并茂、简明易懂的MIG仿真、综合、自定义用户接口教程，适合FPGA DDR3初学者
2021-10-21 11:31:06
23.47MB
1
用于数字图像相关方法中散斑质量评价，评价标准之一是平均灰度梯度，此压缩包中包含了如何形成高斯分布的数字散斑以及用于计算不同子区大小的平均灰度梯度值
2021-09-28 14:05:21
2KB