设计一个数字系统，使其：（ 设计一个数字系统，使其：（1 ）按1Hz 的频率从0 开始加 开始加1 计数，当计到99时，再来一个时钟信号则产 时，再来一个时钟信号则产 生 进位 信号，并清零，然后又从 清零，然后又从0 开始加1 计数 ； ； （ （2） ）具有异步清零功能；（ 具有异步清零功能；（3）两位计数结果用两 ）两位计数结果用两 个 数码管显示，进位信号用一个 显示，进位信号用一个LED 显示。  实验板采用 实验板采用Altera 公司的EP1C20开发板 开发板 ，系统时钟 为 为50MHz ， FPGA 器件为EP1C20F400C7

Verilog HDL (Hardware Description Language) 是一种硬件描述语言，可以在算法级、门级到开关级的多种抽象设计层次上对数字系统建模。它可以描述设计的行为特性、数据流特性、结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。次例程是基于verilog HDL 的8051 IP核开发，很好的学习资料。

Verilog HDL程序设计实例详解书籍的配套光盘

适合新手学习的verilog HDL资料，内容很全，讲的也很详细的

Matlab代码verilog 使用verilog HDL进行基本图像处理。 在这个项目中，我们已经使用Verilog HDL完成了基本的图像增强。 我专注于空间域中的图像增强，特别是参考了诸如亮度操作，图像反转，阈值操作，对比度操作之类的点处理方法。 在此项目中，我们首先使用MATLAB代码将JPG格式的图像转换为十六进制格式。 使用Verilog处理此十六进制文件，并以BMP（位图）格式获得输出。

经典的verilog设计书籍，亚马逊5星级评价

Verilog HDL程序设计教程包括全加器、计数器、与非门等常用电路的程序设计及仿真程序，对于初学者很不错的哦

Matlab代码生成fpga wurc_pcores HDL和MATLAB / System Generator模块用于数字信号处理。 实时增益控制模块与LMS6002D和wurc_fw项目集成在一起，用于兼容802.11ac的AGC。 LMS6002D无线电I / Q接口胶水，用于为数字预失真校准系数以及其他命令和控制接口提供软件接口。 对无线电控制线MUX-ing进行简单的单端口控制。 另一个胶合逻辑层。 包含的pcore需要MATLAB和System Generator才能为Virtex-6 FPGA目标生成其Xilinx EDK pcore模块。 个人法律免责声明和许可 以下内容适用于由Ryan E. Guerra编写的此存储库中的代码和模型（除非注释另有说明，否则几乎适用于所有代码和模型）。 （c）瑞安·格拉（Ryan E.Guerra）2012-2016年 本软件按“原样”提供，不提供任何形式的明示或暗示担保，包括但不限于对适销性，特定目的的适用性和非侵权性的担保。 无论是由于软件，使用或其他方式产生的，与之有关或与之有关的合同，侵权或其他形式的任何索赔，损害或其他责任，作

本章给出了一些用Verilog HDL编写的硬件建模实例

本程序是和DE2/3/4开发板配套的摄像头的驱动程序，