搜索【HUST】的结果 - 只为小站

计算机数据表示实验(HUST) 1_9data_计算机数据表示实验(HUST) 1_9d

计算机数据表示实验(HUST) 1_9data代码

2022-11-05 15:14:24 31KB 计算机数据表示实验(hust)_1_9d

1

计组头歌实验：单总线CPU设计(定长指令周期3级时序)(HUST)1-6关

码上即通关，快来试试！

2022-07-03 16:00:48 41KB 头歌实验 计组 cpu

计组头歌实验：单总线CPU设计(变长指令周期3级时序)(HUST)1-6关源码

码上即通关，快来试试！

2022-07-03 16:00:47 217KB 头歌实验 计组 CPU

计组头歌实验：单总线CPU设计(现代时序)(HUST)1-7关源码

码上即通过，快来试试！

2022-07-03 16:00:46 39KB 头歌实验 计组 cpu

计组头歌实验：MIPS单周期CPU设计(24条指令)(HUST)1-4关源码

码上即通过，快来试试！

2022-07-03 16:00:46 396KB 头歌实验 计组 cpu

华科计算机组成原理头歌Educoder Logisim 单总线CPU设计(变长指令周期3级时序)(HUST）1~6关满分通关

仅是通过头歌测试的完成文件（MipsOnBusCpu-3.circ）6关全部满分通过测试，无其他内容~ MIPS指令译码器设计|变长指令周期---时序发生器FSM设计|变长指令周期---时序发生器输出函数设计|硬布线控制器组合逻辑单元|变长指令周期---硬布线控制器设计|变长指令周期---单总线CPU设计学习交流q2267261634

2022-06-28 09:05:28 37KB 华中科技大学 计算机组成原理 头歌 logisim

华科计算机组成原理头歌Educoder Logisim 单总线CPU设计(现代时序)(HUST）1~7关满分通关

仅是通过头歌测试的完成文件（MipsOnBusCpu-3.circ）7关全部满分通过测试，无其他内容~ MIPS指令译码器设计|单总线CPU微程序入口查找逻辑|单总线CPU微程序条件判别测试逻辑|单总线CPU微程序控制器设计|采用微程序的单总线CPU设计|现代时序硬布线控制器状态机设计|现代时序硬布线控制器设计学习交流q2267261634

2022-06-28 09:05:25 47KB 华中科技大学 计算机组成原理 头歌 logisim

华科计算机组成原理头歌Educoder Logisim MIPS单周期CPU设计(24条指令)(HUST)

仅是通过头歌测试的完成文件（cpu24.circ）第一关：单周期CPU(24条指令)通过测试，无其他内容~ 学习交流q2267261634

2022-06-28 09:05:18 805KB 华中科技大学 计算机组成原理 头歌 logisim

华科计算机组成原理头歌Educoder Logisim 运算器设计(HUST) 1~11关满分通关文件

仅是通过头歌测试的完成文件（alu.circ）11关全部满分通过测试，无其他内容~ 8位可控加减法电路设计|CLA182四位先行进位电路设计|4位快速加法器设计|16位快速加法器设计|32位快速加法器设计|5位无符号阵列乘法器设计|6位有符号补码阵列乘法器|乘法流水线设计|原码一位乘法器设计|补码一位乘法器设计|MIPS运算器设计学习交流q 2267261634

2022-06-27 14:05:02 49KB 华中科技大学 计算机组成原理 头歌 logisim

1

华科计算机组成原理头歌Educoder Logisim 计算机数据表示实验(HUST) 1~9关满分通关文件

仅是通过头歌测试的完成文件（data.circ）9关全部满分通过测试，无其他内容~ 汉字国标码转区位码实验|汉字机内码获取实验|偶校验编码设计|偶校验解码电路设计|16位海明编码电路设计|16位海明解码电路设计|海明编码流水传输实验|16位CRC并行编解码电路设计|CRC编码流水传输实验学习交流q 2267261634

2022-06-27 14:04:57 48KB 华中科技大学 计算机组成原理 头歌 Logisim

1