EDA最后一次实验报告内容_用 QuartusII 设计正弦信号发生器_序列检测器的VHDL设计.docEDA最后一次实验报告内容_用 QuartusII 设计正弦信号发生器_序列检测器的VHDL设计.docEDA最后一次实验报告内容_用 QuartusII 设计正弦信号发生器_序列检测器的VHDL设计.doc
2021-06-26 01:06:14
702KB
1
基于VHDL语言的数字钟设计的EDA实验报告 采用的是顶层文件设计理念 共分为5个模块：分频模块 计时模块 选择模块 控制模块 动态扫描模块
2021-05-30 16:39:43
128KB
1
关于eda数字钟的设计。本报告利用MAXPLUS II软件，结合所学的数字电路的知识设计一个24时多功能数字钟，具有正常时、分、秒计时，能够动态显示，保持、清零、快速校分、快速校时以及整点报时等功能。
2021-05-23 23:07:42
460KB
1
循环冗余校验（C循环冗余校验（CRC）模块设计 循环冗余校验（C循环冗余校验（CRC）模块设计 杭电 循环冗余校验（C循环冗余校验（CRC）模块设计 杭电 循环冗余校验（C循环冗余校验（CRC）模块设计 杭电
2021-04-23 15:43:21
327KB
1
eda实验报告，质量很高，代码用vhdl编写，其中涉及到了计数器和分频器的编写，以及八位除法器、交通灯、三层电梯的编写，供相关专业同学们参考学习
2021-02-16 09:01:19
2.84MB