本论文介绍了基于IBIS-AMS模型的DDR5信号完整性仿真优化过程。

DDR5设计标准JESD79-5A

DDR5 SDRAM 正式发布版本

最新完整英文电子版 本标准文件定义了DDR5 SDRAM规范，包括特性、功能、AC和DC特性、封装和球/信号分配。本标准的目的是为符合JEDEC标准的8Gb至32Gb的x4、x8和x16 DDR5 SDRAM器件定义最低要求集。该标准是基于DDR4标准（JESD79-4）和DDR、DDR2、DDR3和LPDDR4标准（JESD79、JESD79-2、JESD79-3和JESD209-4）的某些方面制定的。

从JEDEC官网下载，目前市面是最完整版本DDR5 spec。Solid State Technology Association.

本标准文件定义了DDR5 SDRAM规范，包括特性、功能、AC和DC特性、封装和球/信号分配。本标准的目的是为符合JEDEC标准的8Gb至32Gb的x4、x8和x16 DDR5 SDRAM器件定义最低要求集。该标准是基于DDR4标准（JESD79-4）和DDR、DDR2、DDR3和LPDDR4标准（JESD79、JESD79-2、JESD79-3和JESD209-4）的某些方面制定的。项目1848.99G.

This document defines the DDR5 SDRAM specification, including features, functionalities, AC and DC characteristics, packages, and ball/signal assignments. The purpose of this Standard is to define the minimum set of requirements for JEDEC compliant 8Gb through 32Gb for x4, x8, and x16 DDR5 SDRAM devices. This standard was created based on the DDR4 standards (JESD79-4) and some aspects of the DDR, DDR2, DDR3 & LPDDR4 standards (JESD79, JESD79-2, JESD79-3 & JESD209-4).

PMIC50x0 Power Management IC Specification, Rev 1.0

Design changes in ddr5 memory module

完整英文电子版JEDEC JESD300-5：2020 SPD5118, SPD5108 Hub and DDR5 Serial Presence Detect Device Standard(SPD5118、SPD5108 Hub和DDR5串行存在检测设备标准)。该标准定义了用于内存模块应用的具有集线器功能（SPD5集线器）和集成温度传感器（TS）的DDR5串行存在检测EEPROM的接口参数、信令协议和特性的规范。 集线器功能允许将本地总线与主控主机总线隔离。 名称 SPD5118 和 SPD5108 指的是本文档指定的器件系列。 术语 SPD5 集线器泛指该系列中的两种设备。 目的是为 SPD5 集线器系列设备提供统一性、来源多样性、消除混淆、简化设备规范和易用性的标准。