在视频图像显示界面中，需要用到DDR作为视频缓存的存储器。该工程基于quartus开发平台，使用Verilog RLT进行代码设计实现。

摘  要： 介绍了DDR2嵌入式系统的仿真模型以及Hyperlyxn仿真工具，并基于Hyperlyxn仿真工具对IBIS模型进行仿真分析，给出了一个具体的DDR2嵌入式系统的设计过程和方法。 　　现代电子设计和芯片制造技术正在飞速发展，电路的复杂度、元器件布局以及布线密度、开关速度、时钟和总线频率等各项指标参数都呈快速上升趋势。当上升时间超过传输延时的1/6时，反射、串扰、振荡以及传输线效应等涉及到的时序、信号完整性(SI)、EMI等一系列问题决定着产品设计的成败。特别是DDR2系统，可支持高达9.6 GB/s的带宽(FB-DIMMs)，时钟频率高达0.9 GHz，高速DDR2系统的信号完整

NAND闪存与eMMC对比 eMMC设计概念是把NAND Flash芯片和控制芯片封装成BGA封装芯片，可节省电路板的面积，客户设计新产品时，也不需考虑内建NAND Flash芯片的三星电子（Samsung Electronics）、美光（Micron）、东芝（Toshiba），或是35纳米、24纳米或19纳米制程，便利了手机客户设计的程序和新产品问世时间点。

本实例对 Altera 提供的 DDR2 控制器 IP 核模块进行操作，每 1.78 秒执 行一次 DDR2 的写入和读出操作。先是从 0 地址开始遍历写 256*64bits 数 据到 DDR2 的地址 0-1023 中；在执行完写入后，执行一次相同地址的读操 作，将读出的 256*64bits 数据写入到片内 RAM 中。

MIG2.0是Xilinx内嵌在ISE中用来生成各种IP核的软件工具，可以用它来直接生成DDR2控制器设计模块，模块包含可自由修改的HDL源代码和约束文件。用户可以在MIG的GUI图形界面根据所选的存储器件选择对应模板、总线宽度和速度级别，并设置CAS延迟、突发长度、引脚分配等关键参数。如果所选器件与MIG所列模板不相符，可在代码生成后灵活修改这些代码。

DDR2 SDRAM 操作时序规范，总共47页，主要讲了如何上电初始化，模式寄存器的设置，以及怎样读写操作。

DDR2数据手册，可以用于DSP和FPGA外扩内存使用。

DDR2内存条的PCB布线规范

DDR2的一个介绍文档，个人认为比较好，讲的很透，希望对大家有帮助！

该压缩文件是miron公司官方出的 1024Mb ddr2 sdram存储器的仿真模型，采用Verilog语言编写。这些文件最好放在工程目录下面，否则需要修改某些文件里面的包含路径